[發明專利]面向調測試的操作系統內核引導與加載硬件及方法

有效

• 申請號: 202011327004.2
• 申請日: 2020-11-24
• 公開（公告）號: CN112306782B
• 公開（公告）日: 2022-04-26
• 發明（設計）人: 黃安文;何益百;張光達;王會權;戴華東;張鴻云;王濤
• 申請（專利權）人: 中國人民解放軍軍事科學院國防科技創新研究院
• 主分類號: G06F11/22
• 分類號: G06F11/22
• 代理公司: 北京奧文知識產權代理事務所(普通合伙) 11534
• 代理人: 張文;苗麗娟

1.一種面向調測試的操作系統內核引導與加載硬件，其特征在于，所述硬件包括：片外閃存單元、FLASH控制器、片上存儲器單元、SPI接口、JTAG接口、第一寄存器、第一控制寄存器、第二控制寄存器、片上總線和處理器核；

所述片外閃存單元通過所述FLASH控制器接入所述片上總線，用于保存引導程序和操作系統內核，所述片上存儲器單元接入所述片上總線，所述SPI接口和所述JTAG接口分別接入所述片上總線，所述SPI接口與所述片外閃存單元間設置有直連旁路，所述SPI接口和所述JTAG接口能夠連接外部上位機，所述上位機能夠通過所述SPI接口或所述JTAG接口訪問所述片外閃存單元和所述片上存儲器單元，以對所述片外閃存單元燒寫程序和校驗數據，以及對所述片上存儲器單元燒寫程序和校驗數據，所述第一寄存器用于控制所述處理器核從所述片外閃存單元或所述片上存儲器單元讀取第一條指令，所述第一控制寄存器和所述第二控制寄存器用于控制所述處理器核的取指操作的啟動和暫停，所述第一控制寄存器還用于控制所述SPI接口旁路直連至所述片外閃存單元；

其中，所述硬件能夠設置四種互為備份且優先級可調整的實時操作系統內核引導和加載模式，執行第一種模式時，所述處理器核通過所述FLASH控制器直接訪問所述片外閃存單元中預先燒寫的引導程序和操作系統內核，進行自主引導和加載操作系統；執行第二種模式時，利用所述上位機通過所述SPI接口將引導程序和操作系統內核燒寫至所述片外閃存單元，所述處理器核訪問所述片外閃存單元中的引導程序和操作系統內核，進行引導和加載操作系統；執行第三種模式時，利用所述上位機通過所述SPI接口將引導程序和操作系統內核燒寫至所述片上存儲器單元，所述處理器核訪問所述片上存儲器單元中的引導程序和操作系統內核，進行引導和加載操作系統；執行第四種模式時，利用所述上位機通過所述JTAG接口將引導程序和操作系統內核燒寫至所述片上存儲器單元，所述處理器核訪問所述片上存儲器單元中的引導程序和操作系統內核，進行引導和加載操作系統；

其中，在執行第二種模式時，通過所述第一控制寄存器控制所述處理器核的取指操作的啟動和暫停，以及控制所述SPI接口旁路直連至所述片外閃存單元，在執行第三種模式時，通過所述第一控制寄存器控制所述處理器核的取指操作的啟動和暫停，在執行第四種模式時，通過所述第二控制寄存器控制所述處理器核的取指操作的啟動和暫停；

其中，在執行第一種模式時，處理器核直接從片外閃存單元讀取指令，完成操作系統內核引導和加載；

其中，第二種模式包括如下步驟：

S21，使全系統復位；

S22，等待SPI接口和JTAG接口復位；

S23，上位機通過第一控制寄存器暫停處理器核的取指操作；

S24，上位機通過第一控制寄存器將SPI接口旁路直連至片外閃存單元；

S25，上位機通過SPI接口對片外閃存單元進行引導程序燒寫和數據校驗；

S26，等待處理器核復位；

S27，上位機通過第一控制寄存器啟動處理器核取指操作；

其中，第三種模式包括如下步驟：

S31，使全系統復位；

S32，等待SPI接口和JTAG接口復位；

S33，上位機通過第一控制寄存器暫停處理器核的取指操作；

S34，等待處理器核復位；

S35，上位機通過SPI接口對片上存儲器單元進行引導程序燒寫和數據校驗；

S36，上位機通過SPI接口和第一寄存器控制處理器核從片上存儲器單元啟動；

S37，上位機通過第一控制寄存器啟動處理器核取指操作；

其中，第四種模式包括如下步驟：

S41，使全系統復位；

S42，等待SPI接口和JTAG接口復位；

S43，上位機通過第二控制寄存器暫停處理器核的取指操作；

S44，等待處理器核復位；

S45，上位機通過JTAG接口對片上存儲器單元進行引導程序燒寫和數據校驗；

S46，上位機通過JTAG接口和第一寄存器控制處理器核從片上存儲器單元啟動；

S47，上位機通過第二控制寄存器啟動處理器核的取指操作。

2.根據權利要求1所述的面向調測試的操作系統內核引導與加載硬件，其特征在于，所述片外閃存單元為Flash存儲器。