[發(fā)明專利]指令選擇電路以及程序運(yùn)行方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202011326281.1
• 申請(qǐng)日: 2020-11-23
• 公開(kāi)（公告）號(hào): CN112463649B
• 公開(kāi)（公告）日: 2022-07-12
• 發(fā)明（設(shè)計(jì)）人: 不公告發(fā)明人
• 申請(qǐng)（專利權(quán)）人: 浙江地芯引力科技有限公司
• 主分類號(hào): G06F12/02
• 分類號(hào): G06F12/02;G11C8/04
• 代理公司: 北京超凡宏宇專利代理事務(wù)所(特殊普通合伙) 11463
• 代理人: 程曉

本申請(qǐng)?zhí)峁┮环N指令選擇電路以及程序運(yùn)行方法，該方案通過(guò)在配置電路寫(xiě)入只讀存儲(chǔ)器的待修改程序地址和隨機(jī)存取存儲(chǔ)器的目標(biāo)地址；其中，隨機(jī)存取存儲(chǔ)器的目標(biāo)地址已存儲(chǔ)閃速存儲(chǔ)器中指定地址的數(shù)據(jù)；通過(guò)地址切換電路連接配置電路，接收待修改程序地址、目標(biāo)地址以及當(dāng)前運(yùn)行地址，當(dāng)待修改程序地址與當(dāng)前運(yùn)行地址一致時(shí)，指令選擇通道切換到目標(biāo)地址。從而在ROM中程序存在bug時(shí)，可以跳轉(zhuǎn)執(zhí)行隨機(jī)存取存儲(chǔ)器中目標(biāo)地址的程序，解決ROM中程序無(wú)法修改的問(wèn)題。

技術(shù)領(lǐng)域

本申請(qǐng)涉及芯片技術(shù)領(lǐng)域，特別涉及一種指令選擇電路以及程序運(yùn)行方法。

背景技術(shù)

ROM(Read-Only Memory)是只讀內(nèi)存的簡(jiǎn)稱，是一種只能讀出事先所存數(shù)據(jù)的固態(tài)半導(dǎo)體存儲(chǔ)器。ROM主要由地址譯碼器、存儲(chǔ)體、讀出線及讀出放大器等部分組成，其所存數(shù)據(jù)穩(wěn)定，斷電后所存數(shù)據(jù)也不會(huì)改變，并且結(jié)構(gòu)較簡(jiǎn)單，使用方便，因而常用于存儲(chǔ)各種固定程序和數(shù)據(jù)。

通常情況下ROM是用來(lái)存儲(chǔ)所有與底層相關(guān)的程序(如上電初始化)，此部分程序?qū)τ谟脩魬?yīng)用程序時(shí)是不可見(jiàn)的。流片的時(shí)候通過(guò)掩膜的方式加載程序代碼到ROM，因此ROM中的程序無(wú)法修改，萬(wàn)一掩膜過(guò)程中出現(xiàn)錯(cuò)誤，導(dǎo)致ROM中的程序運(yùn)行出錯(cuò)，則會(huì)帶來(lái)巨大的損失；如果發(fā)現(xiàn)程序中有BUG(計(jì)算機(jī)程序中的錯(cuò)誤)或者新增功能需要升級(jí)，則需要通過(guò)改版的方式進(jìn)行，價(jià)格不菲。

發(fā)明內(nèi)容

本申請(qǐng)實(shí)施例提供了指令選擇電路，用以解決ROM程序無(wú)法修改引起的問(wèn)題。

本申請(qǐng)實(shí)施例提供了一種指令選擇電路，包括：

配置電路，用于寫(xiě)入只讀存儲(chǔ)器的待修改程序地址和隨機(jī)存取存儲(chǔ)器的目標(biāo)地址；其中，所述隨機(jī)存取存儲(chǔ)器的目標(biāo)地址已存儲(chǔ)閃速存儲(chǔ)器中指定地址的數(shù)據(jù)；

地址切換電路，連接所述配置電路，用于接收所述待修改程序地址、所述目標(biāo)地址以及當(dāng)前運(yùn)行地址，當(dāng)所述待修改程序地址與所述當(dāng)前運(yùn)行地址一致時(shí)，指令選擇通道切換到所述目標(biāo)地址。

在一實(shí)施例中，所述配置電路包括：

第一寄存器，用于輸出選通信號(hào)，選通指定寄存器；

第二寄存器組，連接所述第一寄存器的輸出端，用于寫(xiě)入所述待修改程序地址的高八位；

第三寄存器組，連接所述第一寄存器的輸出端，用于寫(xiě)入所述待修改程序地址的低八位；

第四寄存器組，連接所述第一寄存器的輸出端，用于寫(xiě)入所述隨機(jī)存取存儲(chǔ)器的目標(biāo)地址。

在一實(shí)施例中，所述配置電路還包括：

第一與門(mén)電路，連接所述第一寄存器的輸出端，用于對(duì)第二寄存器組的時(shí)鐘信號(hào)與所述選通信號(hào)的第一比特位數(shù)值進(jìn)行與運(yùn)算；

第二與門(mén)電路，連接所述第一寄存器的輸出端，用于對(duì)第二寄存器組的時(shí)鐘信號(hào)與所述選通信號(hào)的第二比特位數(shù)值進(jìn)行與運(yùn)算；

所述第一與門(mén)電路的輸出端連接所述第二寄存器組的第二寄存器、第三寄存器組的第三寄存器以及第四寄存器組的第四寄存器。

所述第二與門(mén)電路的輸出端連接所述第二寄存器組的第五寄存器、第三寄存器組的第六寄存器以及第四寄存器組的第七寄存器。

在一實(shí)施例中，所述配置電路還包括：

第五寄存器組，包括第一D觸發(fā)器和第二D觸發(fā)器；

兩組邏輯電路，第一組邏輯電路連接第一寄存器和第一D觸發(fā)器，用于對(duì)所述選通信號(hào)的第一比特位數(shù)值進(jìn)行邏輯運(yùn)算后輸入所述第一D觸發(fā)器；

第二組邏輯電路連接第一寄存器和第二D觸發(fā)器，用于對(duì)選通信號(hào)的第二比特位數(shù)值進(jìn)行運(yùn)算邏輯后輸入第二D觸發(fā)器。

在一實(shí)施例中，每組邏輯電路包括：