[發明專利]半導體器件及制造方法

在審

• 申請號: 202011323234.1
• 申請日: 2020-11-23
• 公開（公告）號: CN113140507A
• 公開（公告）日: 2021-07-20
• 發明（設計）人: 柯忠廷;徐志安
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 陳蒙

本公開涉及半導體器件及制造方法。一種方法，包括：形成突出高于隔離區域的頂表面的半導體鰭。隔離區域延伸到半導體襯底中。該方法還包括：蝕刻半導體鰭的一部分以形成溝槽；用第一電介質材料填充溝槽，其中，第一電介質材料具有第一帶隙；以及執行凹陷工藝以使第一電介質材料凹陷。在隔離區域的相對部分之間形成凹槽。用第二電介質材料填充凹槽。第一電介質材料和第二電介質材料組合形成附加隔離區域。第二電介質材料具有小于第一帶隙的第二帶隙。

技術領域

本公開總體涉及半導體器件及制造方法。

背景技術

集成電路(IC)材料和設計的技術進步已產生數代IC，其中每一代都具有比前幾代更小和更復雜的電路。在IC發展的過程中，功能密度(例如，每芯片面積的互連器件的數量)通常在增加，而幾何尺寸在減小。這種縮減工藝通常通過提高生產效率和降低相關成本來提供好處。

這樣的縮減也增加了集成電路加工和制造的復雜性，并且為了實現這些進步，需要在集成電路加工和制造方面取得類似的進展。例如，已經引入了鰭式場效應晶體管(FinFET)來替代平面晶體管。FinFET的結構和制造FinFET的方法正在開發中。

FinFET的形成通常包括形成長半導體鰭和長柵極堆疊，然后形成隔離區域以將長半導體鰭和長柵極堆疊切割成較短的部分，以使得較短的部分可以充當FinFET的鰭和柵極堆疊。

發明內容

根據本公開的一個實施例，提供了一種制造半導體器件的方法，包括：形成突出高于隔離區域的頂表面的半導體鰭，其中，所述隔離區域延伸到半導體襯底中；蝕刻所述半導體鰭的一部分以形成溝槽；用第一電介質材料填充所述溝槽，其中，所述第一電介質材料具有第一帶隙；執行凹陷工藝以使所述第一電介質材料凹陷，其中，在所述隔離區域的相對部分之間形成凹槽；以及用第二電介質材料填充所述凹槽，其中，所述第一電介質材料和所述第二電介質材料組合形成附加隔離區域，并且其中，所述第二電介質材料具有小于所述第一帶隙的第二帶隙。

根據本公開的另一實施例，提供了一種半導體器件，包括：半導體襯底；隔離區域，延伸到所述半導體襯底中；電介質區域，包括：第一層，具有第一帶隙，所述第一層包括：下部，具有與所述半導體襯底接觸的底部；以及上部，高于所述下部，其中，所述上部比所述下部薄；以及第二層，被所述第一層的所述上部環繞，其中，所述第二層具有低于所述第一帶隙的第二帶隙。

根據本公開的又一實施例，提供了一種半導體器件，包括：襯底；隔離區域，延伸到所述襯底中；半導體鰭，突出高于所述隔離區域的頂表面；第一外延半導體區域和第二外延半導體區域，延伸到所述半導體鰭中；將所述第一外延半導體區域和所述第二外延半導體區域彼此分開的隔離區域包括：第一電介質材料，包括第一部分和第二部分，所述第一部分高于所述半導體鰭，并且所述第二部分低于所述半導體鰭，其中，所述第一部分比所述第二部分窄；以及第二電介質材料，被所述第一電介質材料的第一部分環繞，其中，所述第二電介質材料包括第三部分和第四部分，所述第三部分高于所述半導體鰭，并且所述第四部分低于所述半導體鰭，并且其中，所述第四部分比所述第三部分窄。

附圖說明

在結合附圖閱讀下面的具體實施方式時，可以從下面的具體實施方式中最佳地理解本公開的各個方面。應當注意，根據行業的標準做法，各種特征不是按比例繪制的。事實上，為了討論的清楚起見，各種特征的尺寸可能被任意增大或減小。

圖1-圖4、圖5A、圖5B、圖6、圖7A、圖7B、圖8A、圖8B和圖9-圖16示出了根據一些實施例的形成隔離區域和鰭式場效應晶體管(FinFET)的中間階段的透視圖、截面視圖和頂視圖。

圖17-圖22示出了根據一些實施例的形成隔離區域時的截面圖。

圖23示出了根據一些實施例的器件區域的頂視圖。

圖24示出了根據一些實施例的用于形成隔離區域和FinFET的工藝流程。

具體實施方式