[發明專利]一種集成PiN結構溫度傳感器的MOSFET器件及其制備方法在審
| 申請號: | 202011322785.6 | 申請日: | 2020-11-23 |
| 公開(公告)號: | CN114530377A | 公開(公告)日: | 2022-05-24 |
| 發明(設計)人: | 李鑫 | 申請(專利權)人: | 瑤芯微電子科技(上海)有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L23/34;H01L29/78 |
| 代理公司: | 西安嘉思特知識產權代理事務所(普通合伙) 61230 | 代理人: | 劉長春 |
| 地址: | 200120 上海市浦東新區中國(上海*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 集成 pin 結構 溫度傳感器 mosfet 器件 及其 制備 方法 | ||
1.一種集成PiN結構溫度傳感器的MOSFET器件的制備方法,其特征在于,包括以下步驟:
選取N型襯底層(1);
在所述N型襯底層(1)上形成N型外延層(2);
在所述N型外延層(2)的兩端的內表面形成兩個P阱注入區(3);
在所述P阱注入區(3)的內表面形成N+注入區(4);
在所述P阱注入區(3)的內表面形成P+注入區(5)、同時在所述N型外延層(2)的內表面形成P區(6),其中,兩個所述N+注入區(4)位于兩個所述P+注入區(5)之間,所述P區(6)位于兩個所述N+注入區(4)之間;
在部分所述N型外延層(2)、部分所述P阱注入區(3)和部分所述N+注入區(4)上形成第一柵氧化層(7)和第二柵氧化層(8),所述P區(6)位于所述第一柵氧化層(7)和所述第二柵氧化層(8)之間;
在所述P+注入區(5)和部分所述N+注入區(4)上形成源極(9);
在所述N型襯底層(1)的下表面形成漏極(10);
在所述P區(6)上形成復合金屬層(11);
在所述第一柵氧化層(7)和所述第二柵氧化層(8)上形成柵極(12)。
2.根據權利要求1所述的制備方法,其特征在于,所述N型襯底層(1)為N型4H-SiC襯底層,所述N型外延層(2)為N型4H-SiC外延層。
3.根據權利要求1所述的制備方法,其特征在于,在所述N型外延層(2)的兩端的內表面形成兩個P阱注入區(3),包括:
利用離子注入方法在所述N型外延層(2)的兩端的內表面注入Al離子形成兩個P阱注入區(3)。
4.根據權利要求1所述的制備方法,其特征在于,在所述P阱注入區(3)的內表面形成N+注入區(4),包括:
利用離子注入方法在所述P阱注入區(3)的內表面注入N離子形成N+注入區(4)。
5.根據權利要求1所述的制備方法,其特征在于,在所述P阱注入區(3)的內表面形成P+注入區(5)、同時在所述N型外延層(2)的內表面形成P區(6),包括:
利用離子注入方法在所述P阱注入區(3)的內表面注入Al離子形成所述P+注入區(5)、同時在所述N型外延層(2)的內表面注入Al離子形成所述P區(6)。
6.根據權利要求1所述的制備方法,其特征在于,在部分所述N型外延層(2)、部分所述P阱注入區(3)和部分所述N+注入區(4)上形成第一柵氧化層(7)和第二柵氧化層(8),包括:
通過熱氧化方法在部分所述N型外延層(2)、部分所述P阱注入區(3)和部分所述N+注入區(4)上形成第一柵氧化層(7)和第二柵氧化層(8)。
7.根據權利要求1所述的制備方法,其特征在于,所述復合金屬層(11)的材料為Ti/Al/Ni/W。
8.根據權利要求7所述的制備方法,其特征在于,所述復合金屬層(11)的Ti層、Al層、Ni層、W層的厚度分別為30nm、80nm、30nm、200nm。
9.根據權利要求1所述的制備方法,其特征在于,在所述N型襯底層(1)的下表面形成漏極(10)之后,還包括:
對所形成的N型襯底層(1)、所述N型外延層(2)、所述P阱注入區(3)、所述N+注入區(4)、所述P+注入區(5)、所述P區(6)、所述第一柵氧化層(7)和所述第二柵氧化層(8)、所述源極(9)和所述漏極(10)進行快速熱退火處理。
10.一種集成PiN結構溫度傳感器的MOSFET器件,其特征在于,所述集成PiN結構溫度傳感器的MOSFET器件由權利要求1~9任一項所述的制備方法制備形成,所述MOSFET器件包括:
N型襯底層(1);
N型外延層(2),位于所述N型襯底層(1)之上;
兩個P阱注入區(3),分別位于所述N型外延層(2)的兩端內;
兩個N+注入區(4),分別位于兩個所述P阱注入區(3)內;
兩個P+注入區(5),分別位于兩個所述P阱注入區(3)內,且兩個所述N+注入區(4)位于兩個所述P+注入區(5)之間;
P區(6),位于所述N型外延層(2)內,且所述P區(6)位于兩個所述N+注入區(4)之間;
第一柵氧化層(7)、第二柵氧化層(8),分別位于部分所述N型外延層(2)、部分所述P阱注入區(3)和部分所述N+注入區(5)之上;
兩個源極(9),分別位于處于兩端的所述P+注入區(5)和部分所述N+注入區(4)之上;
漏極(10),位于所述N型襯底層(1)的下表面;
復合金屬層(11),位于所述P區(6)之上;
兩個柵極(12),分別位于所述第一柵氧化層(7)、所述第二柵氧化層(8)之上。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于瑤芯微電子科技(上海)有限公司,未經瑤芯微電子科技(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202011322785.6/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





