[發明專利]一種抗干擾計算方法、裝置、計算芯片及存儲介質

在審

• 申請號: 202011308739.0
• 申請日: 2020-11-20
• 公開（公告）號: CN112416854A
• 公開（公告）日: 2021-02-26
• 發明（設計）人: 何偉;沈楊書
• 申請（專利權）人: 北京靈汐科技有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06F11/00
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆

本發明實施例公開了一種抗干擾計算方法、裝置、計算芯片及存儲介質，該方法包括：從非易失存儲單元中讀取電路計算單元針對目標算法重復計算得到的多個備選計算結果，并從多個備選計算結果中獲取滿足一致性要求的結果；將滿足一致性要求的結果，作為目標算法的最終計算結果。本發明實施例的技術方案可以保證電路計算單元計算結果的準確性，避免電路計算單元發生軟錯誤時，對計算結果造成的影響。

技術領域

本發明實施例涉及計算機技術，具體涉及計算芯片中計算單元的抗干擾計算技術，尤其涉及一種抗干擾計算方法、裝置、計算芯片及存儲介質。

背景技術

隨著人工智能時代的到來，催生了各類計算芯片的不斷發展。計算芯片上一般配置有一個或多個用于實現核心計算的電路計算單元，電路計算單元計算結果的準確性是影響計算芯片有效性的一個重要指標。

然而，電路計算單元在使用的過程中會發生軟錯誤，所述軟錯誤一般不通過物理性損壞引起，而是通過外部原因造成的雙穩態部件的狀態改變引起。產生軟錯誤的原因可以為高能量的粒子或者放射性摻雜物侵入到半導體中，并且在半導體中進行翻轉，這種現象稱為單事件干擾或者單粒子翻轉(Single Event Upset，SEU)。當電路計算單元發生軟錯誤時，會導致計算單元的計算結果數據發生變化，降低計算結果的準確性，進而對計算芯片的有效性造成影響。

因此，如何發現電路計算單元發生軟錯誤，并且避免軟錯誤造成的影響，是本領域亟需解決的問題。

發明內容

本發明實施例提供了一種抗干擾計算方法、裝置、計算芯片及存儲介質，可以保證電路計算單元計算結果的準確性，避免電路計算單元發生軟錯誤時，對計算結果造成的影響。

第一方面，本發明實施例提供了一種抗干擾計算方法，該方法包括：

從非易失存儲單元中讀取電路計算單元針對目標算法重復計算得到的多個備選計算結果，并從多個備選計算結果中獲取滿足一致性要求的結果；

將所述滿足一致性要求的結果，作為目標算法的最終計算結果。

第二方面，本發明實施例還提供了一種抗干擾計算裝置，該裝置包括：

一致性結果獲取模塊，用于從非易失存儲單元中讀取電路計算單元針對目標算法重復計算得到的多個備選計算結果，并從多個備選計算結果中獲取滿足一致性要求的結果；

最終計算結果確定模塊，用于將所述滿足一致性要求的結果，作為目標算法的最終計算結果。

第三方面，本發明實施例還提供了一種抗干擾計算芯片，包括：電路計算單元、非易失存儲單元、一個或多個處理器以及存儲裝置；存儲裝置，用于存儲一個或多個程序，當一個或多個程序被一個或多個處理器執行，使得一個或多個處理器實現如本發明任一實施例所述的抗干擾計算方法。

第四方面，本發明實施例還提供了一種計算機可讀存儲介質，其上存儲有計算機程序，該程序被處理器執行時實現如本發明任一實施例所述的抗干擾計算方法。

本發明實施例的技術方案通過從非易失存儲單元中讀取電路計算單元針對目標算法重復計算得到的多個備選計算結果，并從多個備選計算結果中獲取滿足一致性要求的結果，然后將所述滿足一致性要求的結果，作為目標算法的最終計算結果的技術手段，可以保證電路計算單元計算結果的準確性，避免電路計算單元發生軟錯誤時，對計算結果造成的影響。

附圖說明

圖1是本發明實施例一中的一種抗干擾計算方法的實現流程圖；

圖2是本發明實施例二中的一種抗干擾計算方法的實現流程圖；

圖3a是本發明實施例三中的一種抗干擾計算方法的實現流程圖；

圖3b是本發明實施例三中的一種抗干擾計算方法的實現流程圖；