[發明專利]一種面向神經網絡處理的按優先級調度的數據輸出電路結構

有效

• 申請號: 202011306945.8
• 申請日: 2020-11-20
• 公開（公告）號: CN112418419B
• 公開（公告）日: 2022-10-11
• 發明（設計）人: 韓軍;張權;張永亮;曾曉洋
• 申請（專利權）人: 復旦大學
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 張磊

1.一種面向神經網絡處理的按優先級調度的數據輸出電路，其特征在于：電路結構包括X-bus單元模塊，Y-bus單元模塊，后綴配置單元模塊和地址計算單元模塊；其中：

X-bus單元模塊，沿水平方向為行的卷積運算單元設置傳輸優先級，按照優先級接受運算單元的中間結果；

Y-bus單元模塊，沿垂直方向為所有與之連接的X-bus設置傳輸優先級，按照傳輸優先級傳輸來自X-bus上的中間結果；

后綴配置單元模塊，用于在輸出結果數據包中添加標識號和坐標信息，用于后續四維地址的計算；

地址計算單元模塊，服務于更適用于神經網絡計算和軟件開發人員的四維訪存地址的計算；

運算單元與X-bus單元模塊之間設有后綴配置單元模塊，該后綴配置單元模塊輸入來自運算單元的中間結果，輸出以數據包的形式傳輸；X-bus單元模塊與Y-bus單元模塊之間設有后綴配置單元模塊，該后綴配置單元模塊輸入為來自X-bus的數據包，輸出會對輸入的數據包進行進一步的填充；

首先運算單元輸入為來自運算陣列的中間結果，經過與之連接的后綴配置單元添加x坐標和列標識號；每個時鐘周期內，X-bus單元模塊都會遍歷所有的運算單元，一旦運算單元產生中間結果，按照數據優先級高低接受運算單元的中間結果，并將中間結果發送到與之連接的后綴配置單元模塊，添加y坐標和行標識號；如果多行卷積運算單元同時產生結果，Y-bus單元模塊按照預先設置的數據優先級傳輸X-bus上的中間結果數據包，并將數據包發送到地址計算單元模塊得到四維段地址，最終完成輸出數據的傳輸；

所述地址計算單元模塊包括記錄通道和寬度方向地址的歷史信息表單元和通過運算單元坐標信息和ID信息得到高度方向地址和通道方向起始地址的翻譯單元，其中歷史信息表單元內部包含168個寄存器和一個168路多路選擇器構成，每次由輸入的坐標信息選中需要更新的寄存器，翻譯單元包含四路選擇器，每路由兩個加法器和一個乘法器組成，其功能為乘累加，用作運算單元坐標信息和ID信息的地址轉換。