[發明專利]內存信號線時延補償方法

有效

• 申請號: 202011305953.0
• 申請日: 2020-11-19
• 公開（公告）號: CN112397109B
• 公開（公告）日: 2023-05-09
• 發明（設計）人: 楊光林;杜樹安;王德敬;林少芳;韓亞男
• 申請（專利權）人: 成都海光集成電路設計有限公司
• 主分類號: G11C5/06
• 分類號: G11C5/06;G11C7/22;G11C11/4076
• 代理公司: 北京蘭亭信通知識產權代理有限公司 11667
• 代理人: 陳曉瑜

本發明提供一種內存信號線時延補償方法，包括：依據內存信號的輸入位置和輸出位置，設置多根內存信號線；依據所述多根內存信號線的走線參數，確定所述多根內存信號線的時延；依據所述多根內存信號線的時延，確定所述多根內存信號線各自對應的第一補償值；將所述第一補償值保存，以依據所述第一補償值補償對應的所述內存信號線的時延。本發明提供的技術方案，能夠在確保內存信號線時延的前提下，減少等長繞線，降低設計的難度，減少成本。

技術領域

本發明涉及信號傳輸技術領域，尤其涉及一種內存信號線時延補償方法。

背景技術

DDR(雙倍速率同步動態隨機存儲器)是用來存儲計算機正在運行的程序和程序運行過程中的數據的介質，是計算機系統中一個不可或缺的組成部分，隨著計算機處理器計算速度的提高，DDR的運行速率也相應提高，這對處理器的DDR的走線的要求越來越嚴格。

DDR信號的采樣方式是以DQS為采樣信號，對一個字節的數據進行采樣。這種采樣方式要求一個字節內的信號時延要控制在一定的范圍內，確保被采樣的信號群有足夠大的采樣時間窗口，以便采樣信號進行采樣。

傳統的DDR走線設計方法需要上進行等長繞線，以確保DDR走線時延相同。但是，這種設計方法對于信號密集，走線復雜度高的情況來說，需要增加額外的疊層進行時延等長繞線，這無疑導致了成本的增加。

發明內容

本發明提供的內存信號線時延補償方法，能夠在確保內存信號線時延的前提下，減少等長繞線，降低設計的難度，減少成本。

本發明提供一種內存信號線時延補償方法，包括：

依據內存信號的輸入位置和輸出位置，設置多根內存信號線；

依據所述多根內存信號線的走線參數，確定所述多根內存信號線的時延；

依據所述多根內存信號線的時延，確定所述多根內存信號線各自對應的第一補償值；

將所述第一補償值保存，以依據所述第一補償值補償對應的所述內存信號線的時延。

可選地，依據所述多根內存信號線的走線參數，確定所述多根內存信號線的時延包括：

對所述多根信號線的S參數進行提取；

依據所述S參數對所述多根信號線進行時域仿真；

依據所述時域仿真結果，確定所述多根內存信號線各自對應的時延。

可選地，依據所述多根內存信號線的走線參數，確定所述多根內存信號線的時延包括：

由所述多根信號線的輸入端輸入信號；

由所述多根信號線的輸出端讀取信號并依據讀取的信號確定所述多根內存信號線的時延。

可選地，依據所述多根內存信號線的時延，確定所述多根內存信號線各自對應的第一補償值包括：

將所述多根內存信號線各自對應的時延取相反數，以所述相反數作為對應的內存信號線的第一補償值。

可選地，還包括：

以所述第一補償值對通過所述內存信號線傳輸的信號進行補償，以形成補償信號；

依據所述補償信號進行內存訓練，以得到第二補償值；

將所述第二補償值進行保存，以依據所述第二補償值和所述第一補償值對所述內存信號線進行補償。

可選地，依據所述第二補償值和所述第一補償值對所述內存信號線進行補償包括：

將所述第一補償值和第二補償值進行累加，將累加結果作為對應的內存信號線的補償值。