[發明專利]具有分離柵增強結構的低柵電阻功率MOSFET器件及方法

在審

• 申請號: 202011301931.7
• 申請日: 2020-11-19
• 公開（公告）號: CN112420844A
• 公開（公告）日: 2021-02-26
• 發明（設計）人: 喬明;馬濤;董仕達;王正康;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 敖歡

本發明提供一種具有分離柵增強結構的低柵電阻功率MOSFET器件及其制造方法，包括第一導電類型襯底、第一導電類型外延層、槽結構，槽結構中包含控制柵電極與分離柵電極，控制柵電極包括第一柵電極、第二柵電極和第三柵電極，第三柵電極位于第一柵電極和第二柵電極的上方，且與第一柵電極和第二柵電極鄰接，第一導電類型外延層上方為第二導電類型阱區，第二導電類型阱區內部上方為第二導電類型重摻雜區，第二導電類型阱區上方為第一導電類型重摻雜源區；本發明所述器件結構既具有低柵電容特性，又具有低柵電阻特性，實現了高開關速度與低開關損耗的目標，得到了低柵電阻的分離柵增強結構的金屬氧化物半導體場效應晶體管。

技術領域

本發明屬于半導體技術領域，更具體地，涉及一種低柵電阻的分離柵增強的功率MOSFET器件及其制造方法。

背景技術

功率管理系統要求功率半導體器件具有低的導通電阻和寄生電容，以降低器件導通損耗和開關損耗。分離柵VDMOS因功率損耗低，開關速度快，寄生電容小，高頻特性好等優點成為應用于功率管理系統主流的中低壓器件。喬明、王正康、張波等人的中國發明專利201910191166.9以及美國發明專利US16/536333提出了一種具有分離柵增強結構的溝槽MOSFET，降低了分離柵溝槽器件中控制柵與分離柵之間的寄生電容Cgs以及柵電荷Qg。然而該控制柵結構過窄會導致柵電阻過大，而柵極電阻值太大將極大的增加器件的開關損耗。

因此，針對以上問題，有必要降低分離柵增強結構中控制柵過窄所帶來的柵電阻過大的問題，本發明的實施例就是在這種背景下出現的。

發明內容

本發明提供一種低柵電阻的分離柵增強的功率MOSFET器件及其制造方法，喬明、王正康、張波等人的中國發明專利201910191166.9以及美國發明專利US16/536333中提出的具有分離柵增強結構的溝槽MOSFET，其控制柵結構過窄，柵極電流流動的橫截面積減小，從而增大了柵極電阻值，進而增大器件的開關損耗，降低器件的開關速度。本發明如圖1所示，在喬明、王正康、張波等人提出的器件結構的基礎上在第一柵電極與第二柵電極的上方鄰接第三柵電極。第三柵電極實際上是通過彌補上述結構中第一柵電極與第二柵電極之間的多晶硅的導電面積來降低柵電阻，并且第三柵電極左右側壁的距離略大于第一柵電極與第二柵電極內側壁之間的距離，控制柵電極與源區的寄生電容Cgs以及柵電荷Qg不退化，從而實現了高開關速度與低開關損耗的目標。

為實現上述發明目的，本發明的技術方案如下：

一種具有分離柵增強結構的低柵電阻功率MOSFET器件，包括第一導電類型襯底10，第一導電類型襯底10上表面有第一導電類型外延層11，第一導電類型外延層11內有槽結構12，槽結構12中包含控制柵電極與分離柵電極14，控制柵電極包括第一柵電極151、第二柵電極152和第三柵電極153，第一柵電極151和第二柵電極152位于分離柵電極14的上方，且和分離柵電極14通過第二介質層132隔開，第一柵電極151和第二柵電極152都通過柵介質133，與外延層11中的第二導電類型阱區16隔開，第三柵電極153位于第一柵電極151和第二柵電極152的上方，且與第一柵電極151和第二柵電極152鄰接，分離柵電極14與第一導電類型外延層11由第一介質層131隔開，第一導電類型外延層11上方為第二導電類型阱區16，第二導電類型阱區16內部上方為第二導電類型重摻雜區18，第二導電類型阱區16上方為第一導電類型重摻雜源區19，在第二導電類型重摻雜區18內引出金屬20，金屬20與控制柵電極由第三介質層134隔開。

作為優選方式，控制柵電極的下半部分為通過介質層隔開的第一柵電極151和第二柵電極152，上半部分為鄰接第一柵電極和第二柵電極的第三柵電極結構153，第三柵電極相當于把第一柵電極和第二柵電極之間的多晶硅轉移到第一柵電極和第二柵電極的上表面，來增加柵極的有效導電面積。

作為優選方式，第三柵電極153的上表面高于第一導電類型重摻雜源區19的上表面。

作為優選方式，第二介質層132為低k材料。