[發明專利]芯片IO布局的方法及裝置、SOC芯片

有效

• 申請號: 202011299820.7
• 申請日: 2020-11-18
• 公開（公告）號: CN112668273B
• 公開（公告）日: 2022-07-05
• 發明（設計）人: 許可敬;甘杰;馮文楠;胡旭;唐曉柯;胡毅;李德建
• 申請（專利權）人: 北京智芯微電子科技有限公司;國網信息通信產業集團有限公司;國網江西省電力有限公司;國家電網有限公司
• 主分類號: G06F30/392
• 分類號: G06F30/392;G06F115/02
• 代理公司: 北京潤平知識產權代理有限公司 11283
• 代理人: 肖冰濱;王曉曉

本發明涉及芯片設計技術領域，提供一種芯片IO布局的方法及裝置、SOC芯片。所述方法包括：根據輸入文件確定芯片的尺寸和用于放置所述芯片的IO引腳的預留位置；從所述輸入文件獲取所述IO引腳的目錄，將所述IO引腳的目錄導入腳本程序；通過執行所述腳本程序將所述IO引腳的圖形按所述目錄中的順序布局到所述預留位置。本發明通過從輸入文件獲取芯片的IO引腳的目錄將其導入腳本程序，通過執行腳本程序將IO引腳的圖形按順序布局到芯片的預留位置，可快速實現芯片IO的版圖布局，無需手動對IO排序擺放，節約時間，提高IO版圖布局的效率。

技術領域

本發明涉及芯片設計技術領域，具體地涉及一種芯片IO布局的方法、一種芯片IO布局的裝置以及一種SOC芯片。

背景技術

隨著半導體工業進入到超深亞微米時代，工藝越來越復雜，數字集成電路設計規模越來越大，芯片IO(Input Output，輸入輸出)接口/引腳的數量越來越多，設計實現越來越復雜，而設計周期又不斷縮短，因此對設計自動化程度的要求越來越高。在芯片的后端版圖設計時，需要在布局階段將芯片IO放置好，但IO的位置會隨著前端設計代碼及系統封裝需求修改而改變。若在前端設計過程中進行了多次修改，則在芯片版圖實現時會重復多次工作，造成人力和時間的浪費。

在當前的設計中，數字后端版圖通常采用布局布線工具來實現，需要使用前端綜合后的網表。在網表輸入之后，需要按照IO排列順序手動對IO進行排序，并在IO排列中增加電源地IO，占用設計人員大量的時間和精力，而且手動排序易出錯，同時迭代修改進行刪減、增加等操作需要更多的精力。

發明內容

本發明實施方式的目的是提供一種芯片IO布局的方法，在后端版圖設計時無需手動調整IO排序，可快速實現IO擺放，節約時間，提高效率。

為了實現上述目的，本發明第一方面提供一種芯片IO布局的方法，所述方法包括：

根據輸入文件確定芯片的尺寸和用于放置所述芯片的IO引腳的預留位置；

從所述輸入文件獲取所述IO引腳的目錄，將所述IO引腳的目錄導入腳本程序；

通過執行所述腳本程序將所述IO引腳的圖形按所述目錄中的順序布局到所述預留位置。

進一步地，所述方法還包括：

若未從所述輸入文件獲取到電源IO引腳單元，則在所述腳本程序中創建所述電源IO引腳單元，通過執行所述腳本程序將所述電源IO引腳單元的圖形布局到相應的預留位置。

進一步地，所述方法還包括：

若未從所述輸入文件獲取到所述IO引腳的目錄，則確定所述芯片的IO引腳的順序并生成順序目錄，將所述順序目錄導入所述腳本程序，通過執行所述腳本程序將所述IO引腳的圖形按順序布局到所述預留位置。

進一步地，所述IO引腳的預留位置包括所述芯片的頂邊、底邊、左邊以及右邊；所述IO引腳的目錄包括頂邊IO引腳目錄、底邊IO引腳目錄、左邊IO引腳目錄以及右邊IO引腳目錄。

進一步地，所述電源IO引腳單元包括IO電源接口、IO公共接地接口、芯片電源接口和/或芯片公共接地接口。

進一步地，所述根據輸入文件確定芯片的尺寸和用于放置所述芯片的IO引腳的預留位置，包括：

通過編譯器從所述輸入文件中的網表文件讀取所述芯片的配置數據，根據所述配置數據確定所述芯片的尺寸和用于放置所述芯片的IO引腳的預留位置。

進一步地，所述從所述輸入文件獲取所述IO引腳的目錄，包括：

通過編譯器從所述輸入文件中的網表文件讀取所述IO引腳的目錄。

本發明第二方面提供一種芯片IO布局的裝置，所述裝置包括：