[發(fā)明專利]一種基于FPGA的SC-FDE定時粗同步實現(xiàn)方法和裝置

有效

• 申請?zhí)枺?/td>: 202011295097.5
• 申請日: 2020-11-18
• 公開（公告）號: CN112217625B
• 公開（公告）日: 2022-12-23
• 發(fā)明（設計）人: 紀蘇遠;張明利;李阿明;施菊;周戌初;馬景馨
• 申請（專利權）人: 上海無線電設備研究所
• 主分類號: H04L7/04
• 分類號: H04L7/04;H04L27/26
• 代理公司: 上海元好知識產(chǎn)權代理有限公司 31323
• 代理人: 徐雯瓊;張妍

1.一種基于FPGA的SC-FDE定時粗同步實現(xiàn)方法，其特征在于，包括如下步驟：

S1、數(shù)據(jù)緩存模塊將未經(jīng)過延時的輸入數(shù)據(jù)和經(jīng)過延時的輸入數(shù)據(jù)分別送到相關窗口能量計算模塊和延遲相關能量計算模塊；

S2、延遲相關能量計算模塊對未經(jīng)過延時的輸入數(shù)據(jù)和經(jīng)過延時的輸入數(shù)據(jù)進行處理，得到簡化后的未經(jīng)過延時的輸入數(shù)據(jù)和經(jīng)過延時的輸入數(shù)據(jù)的相關系數(shù)；

所述的步驟S2包括：

步驟S2.1、延遲相關計算單元計算當前未經(jīng)過延時的輸入數(shù)據(jù)和延時后的輸入數(shù)據(jù)的相關系數(shù)，并將兩組數(shù)據(jù)同步輸出；

步驟S2.2、相關累加計算單元將當前的相關系數(shù)和經(jīng)過延時后的相關系數(shù)進行累加；

步驟S2.3、幅值簡化計算單元求解相關值累加后的幅值得到延時相關值|C_n|；

其中：

式中，C_n表示相關系數(shù)，r_n為接收的基帶數(shù)字序列，n為數(shù)據(jù)采樣點的序號，為r_n的共軛，L為滑動窗口長度，令C_n＝a_n+jb_n，則

S3、相關窗口能量計算模塊計算延時窗口長度內(nèi)接收數(shù)據(jù)的能量值；所述的步驟S3包括：

S3.1、能量值計算單元將接收數(shù)據(jù)與其本身進行共軛相乘，得到延時窗口長度內(nèi)接收數(shù)據(jù)的能量值；

S3.2、能量值累加計算單元將接收數(shù)據(jù)的能量值累加得到窗口能量值P_n，并將窗口能量值P_n送至幀搜索模塊，

其中

式中，r_n為接收的基帶數(shù)字序列，n為數(shù)據(jù)采樣點的序號，為r_n的共軛，L為滑動窗口長度；

計算度量函數(shù)m_n，則延時相關算法的度量函數(shù)m_n為：

式中，|C_n|表示相關系數(shù)的幅值，P_n為窗口能量值，把閾值T_h設置為0.5，用右移一位來實現(xiàn)0.5乘以P_n，則有：

|C_n|＞P_n×T_h＝0.5P_n＝(P_n＞＞1)

S4、幀搜索模塊統(tǒng)計度量函數(shù)連續(xù)大于閾值的點數(shù)，找出數(shù)據(jù)幀的起始位置；

所述的步驟S4具體包括：

通過比較度量函數(shù)m_n和閾值T_h的大小判斷數(shù)據(jù)幀是否到達，如果度量函數(shù)m_n大于閾值T_h則判斷數(shù)據(jù)幀到達：

其中T_h＝50。

2.一種基于FPGA的SC-FDE定時粗同步實現(xiàn)裝置，執(zhí)行如權利要求1所述的基于FPGA的SC-FDE定時粗同步實現(xiàn)方法，其特征在于，包括：數(shù)據(jù)緩存模塊、相關窗口能量計算模塊、延遲相關能量計算模塊和幀搜索模塊；

所述的數(shù)據(jù)緩存模塊將未經(jīng)過延時的輸入數(shù)據(jù)和經(jīng)過延時的輸入數(shù)據(jù)分別送到相關窗口能量計算模塊和延遲相關能量計算模塊；

所述的延遲相關能量計算模塊對未經(jīng)過延時的輸入數(shù)據(jù)和經(jīng)過延時的輸入數(shù)據(jù)進行處理，得到簡化后的未經(jīng)過延時的輸入數(shù)據(jù)和經(jīng)過延時的輸入數(shù)據(jù)的相關系數(shù)；

所述的相關窗口能量計算模塊計算延時窗口長度內(nèi)接收數(shù)據(jù)的能量值；

所述的幀搜索模塊統(tǒng)計度量函數(shù)連續(xù)大于閾值的點數(shù)，找出數(shù)據(jù)幀的起始位置。

3.如權利要求2所述的基于FPGA的SC-FDE定時粗同步實現(xiàn)裝置，其特征在于，所述的延遲相關能量計算模塊包括：

延遲相關計算單元，計算當前未經(jīng)過延時的輸入數(shù)據(jù)和延時后的輸入數(shù)據(jù)的相關系數(shù)，并將兩組數(shù)據(jù)同步輸出；

相關累加計算單元，將當前的相關系數(shù)和經(jīng)過延時后的相關系數(shù)進行累加；

幅值簡化計算單元，求解相關值累加后的幅值得到延時相關值|C_n|。

4.如權利要求3所述的基于FPGA的SC-FDE定時粗同步實現(xiàn)裝置，其特征在于，所述的相關窗口能量計算模塊包括：

能量值計算單元，將接收數(shù)據(jù)與其本身進行共軛相乘，得到延時窗口長度內(nèi)接收數(shù)據(jù)的能量值；

能量值累加計算單元，將接收數(shù)據(jù)的能量值累加得到窗口能量值P_n，并將窗口能量值P_n送至幀搜索模塊。