[發(fā)明專利]可實現(xiàn)400G MSA光模塊電域數(shù)據(jù)收發(fā)的時鐘電路

在審

• 申請?zhí)枺?/td>: 202011294638.2
• 申請日: 2020-11-18
• 公開（公告）號: CN112291014A
• 公開（公告）日: 2021-01-29
• 發(fā)明（設(shè)計）人: 孫靜;石斌;秦展
• 申請（專利權(quán)）人: 天津光電通信技術(shù)有限公司
• 主分類號: H04B10/40
• 分類號: H04B10/40;H04L7/00
• 代理公司: 天津中環(huán)專利商標代理有限公司 12105
• 代理人: 胡京生

1.一種可實現(xiàn)400G MSA光模塊電域數(shù)據(jù)收發(fā)的時鐘電路，由第一本地晶振G1、第二本地晶振G2、型號為CDCLVD1204的第一時鐘buffer芯片U1、型號為CDCLVD1204的第二時鐘buffer芯片U2、型號為SI5347C_D_GM的時鐘芯片U4、型號為TRC400D的400G MSA光模塊U4和型號為XCVU095-2FFVA2104的FPGA芯片U5組成，其特征在于：第一本地晶振G1、第二本地晶振G2分別單向連接時鐘芯片U3，時鐘芯片U3單向連接400GMSA光模塊U4，輸出時鐘頻率為109.19MHz，時鐘芯片U3還分別單向連接時鐘buffer芯片U1、第二時鐘buffer芯片U2，第一時鐘buffer芯片U1分成4路單向連接FPGA芯片U5，輸出時鐘頻率為109.19MHz，時鐘buffer芯片U2分成4路單向連接FPGA芯片U5，輸出時鐘頻率為156.25MHz，其電路連接關(guān)系為，時鐘芯片U3的23腳、24腳、37腳、28腳連接400GMSA光模塊U4的TX_REFCLK0 P腳、TX_REFCLK0 P腳、TX_REFCLK1 P腳、TX_REFCLK1 P腳；時鐘芯片U3的45腳、44腳連接電容C1、C2的一端，電容C1的另一端并接電阻R5的一端和連接第一時鐘buffer芯片U1的6腳，電容C2的另一端并接電阻R6的一端和連接第一時鐘buffer芯片U1的7腳，電阻R5的另一端和電阻R6的另一端并接，并連接到第一時鐘buffer芯片U1的8腳，第一時鐘buffer芯片U1的5腳連接電源VCC_2V5，第一時鐘buffer芯片U1的9腳、10腳、11腳、12腳、13腳、14腳、15腳、16腳連接FPGA芯片U5的MGTREFCLK0_125 N腳、MGTREFCLK0_125 N腳、MGTREFCLK0_126 P腳、MGTREFCLK0_126 N腳、MGTREFCLK0_127 P腳、MGTREFCLK0_127 N腳、MGTREFCLK0_128 P腳、MGTREFCLK0_128 N腳，第一時鐘buffer芯片U1的1腳連接GND；時鐘芯片U3的51腳、50腳連接電容C3、C4的一端，電容C3的另一端并接電阻R7的一端和連接時鐘buffer芯片U2的6腳，電容C4的另一端并接電阻R8的一端和連接第二時鐘buffer芯片U2的7腳，電阻R7的另一端和電阻R8的另一端并接，并連接到第二時鐘buffer芯片U2的8腳，時鐘buffer芯片U2的5腳連接電源VCC_2V5，第二時鐘buffer芯片U2的9腳、10腳、11腳、12腳、13腳、14腳、15腳、16腳連接FPGA芯片U5的MGTREFCLK1_125 P腳、MGTREFCLK1_125 N腳、MGTREFCLK1_126 P腳、MGTREFCLK1_126 N腳、MGTREFCLK1_127 P腳、MGTREFCLK1_127 N腳、MGTREFCLK1_128 P腳、MGTREFCLK1_128 N腳，第二時鐘buffer芯片U2的1腳連接GND；時鐘芯片U3的60腳連接電源VCC_1V8，時鐘芯片U3的13腳、22腳、36腳、40腳、43腳、49腳連接電源VCC_3V3。