[發明專利]一種用于信號完整性分析的碼型的產生方法

在審

• 申請號: 202011288499.2
• 申請日: 2020-11-17
• 公開（公告）號: CN112329372A
• 公開（公告）日: 2021-02-05
• 發明（設計）人: 鄧俊勇;李力游;蔡宗宇;小約翰·羅伯特·羅蘭;陳希恒;韋紅芳
• 申請（專利權）人: 南京藍洋智能科技有限公司
• 主分類號: G06F30/367
• 分類號: G06F30/367
• 代理公司: 南京鑫智達知識產權代理事務所(普通合伙) 32440
• 代理人: 侯銘言

1.一種用于信號完整性分析的碼型的產生方法，其特征在于，所述方法包括如下步驟：

步驟一、讀取信號全鏈路S參數模型，確定各高速接口中比特位的串擾排序，根據受害信號的最大攻擊者數量來確定每個信號線對應的被攻擊者；

步驟二、生成PRBS種子碼型，使其包含最壞碼間干擾效應，將所述PRBS種子碼型改寫成碼型a；

步驟三、以碼型a為種子碼型，生成包含各信號的串擾噪聲的碼型b；

步驟四、讀取PDN鏈路的S參數模型或PDN阻抗諧振頻率，對碼型b進行后處理，生成包括最差電源噪聲的碼型c。

2.如權利要求1所述的一種用于信號完整性分析的碼型的產生方法，其特征在于：所述步驟一中，當所述高速接口設置有DBI功能時，所述PRBS種子碼型中增加對應DBI功能的設置，當高速接口沒有DBI功能時，設定受害信號的最大攻擊信號數量以減少碼型長度。

3.如權利要求1所述的一種用于信號完整性分析的碼型的產生方法，其特征在于：所述步驟三中，當只需關注某個信號的眼圖質量時，則只需要針對該信號生成碼型；當需要關注所有信號的眼圖質量，則針對所有信號生成碼型并進行級聯。

4.如權利要求1所述的一種用于信號完整性分析的碼型的產生方法，其特征在于：所述信號完整性分析包括高速接口芯片驅動端晶體管級IO網表或IBIS模型或其它形式的IO模型、封裝鏈路模型、PCB鏈路模型以及接收端芯片封裝及IO模型，所述模型包括電源與信號鏈路。

5.如權利要求1所述的一種用于信號完整性分析的碼型的產生方法，其特征在于：所述電源噪聲碼型的包絡頻率與電源分布網絡的反諧振頻率點一致，能激勵出理論上的最差噪聲。

6.如權利要求1所述的一種用于信號完整性分析的碼型的產生方法，其特征在于：根據信號鏈路的S參數模型求取的脈沖響應來生成每個信號的最壞碼間干擾碼型，信號的碼間干擾碼型相同或者不同。

7.如權利要求2所述的一種用于信號完整性分析的碼型的產生方法，其特征在于：所述串擾噪聲碼型，對于每個比特位，根據從全鏈路S參數獲取的攻擊信號串擾排序以及是否具有DBI功能，生成奇模與偶模的碼型以反映最壞串擾噪聲影響。

8.如權利要求2所述的一種用于信號完整性分析的碼型的產生方法，其特征在于：所述的DBI功能是指在并行接口中，8位數據同時最多4位反轉，如果超過4位，則將比特位反相，從而控制同步切換的比特位數，降低同步切換噪聲與功耗。

9.如權利要求1所述的一種用于信號完整性分析的碼型的產生方法，其特征在于：所述碼型產生步驟，通過腳本語言或編程語言以后臺模式或者可視化交互界面的方式實現。