[發明專利]半導體器件

在審

• 申請號: 202011270310.7
• 申請日: 2020-11-13
• 公開（公告）號: CN112820732A
• 公開（公告）日: 2021-05-18
• 發明（設計）人: 久本大;川嶋祥之;橋本孝司
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L27/11565
• 分類號: H01L27/11565;H01L27/1157;H01L27/11573
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 李輝

1.一種半導體器件，具有分裂柵極型MONOS結構，所述半導體器件包括：

半導體襯底，具有主表面；

第一鰭，是所述半導體襯底的一部分，被形成為選擇性地從所述半導體襯底的所述主表面突出，并且在平面圖中的第一方向上延伸；

第二鰭，是所述半導體襯底的一部分，被形成為選擇性地從所述半導體襯底的所述主表面突出，并且沿著所述第一鰭、與所述第一鰭以預定間隔形成；

隔離區域，形成在所述半導體襯底的所述主表面上，并且被形成為與所述第一鰭和所述第二鰭的上表面的位置相比，具有在更低的位置處的上表面；

控制柵極，被形成為經由柵極電介質膜將所述第一鰭和所述第二鰭中的每個鰭夾在中間，并且在平面圖中的第二方向上延伸，所述第二方向與所述第一方向相交，所述柵極電介質膜形成在所述第一鰭和所述第二鰭的表面上；

存儲器柵極，被形成為經由電荷俘獲膜將所述第一鰭和所述第二鰭中的每個鰭夾在中間，并且在平面圖中沿著所述控制柵極相鄰地延伸，所述電荷俘獲膜形成在所述第一鰭和所述第二鰭的表面上；

第一源極區域和第二源極區域，分別形成在所述第一鰭和所述第二鰭中，并且位于分裂柵極結構的一個側面上，所述分裂柵極結構由所述控制柵極和所述存儲器柵極構成；以及

第一漏極區域和第二漏極區域，分別形成在所述第一鰭和所述第二鰭中，并且位于所述分裂柵極結構的另一側面上，

其中所述第一源極區域和所述第二源極區域構成共用源極，所述共用源極通過源極線接觸件而電連接，

其中所述第一漏極區域和所述第二漏極區域構成共用漏極，所述共用漏極通過位線接觸件而電連接，并且

其中所述控制柵極、所述存儲器柵極、所述共用源極和所述共用漏極構成1位的存儲器單元。

2.根據權利要求1所述的半導體器件，

其中所述隔離區域包括第一部分和第二部分，在平面圖中，所述第一部分布置在所述第一鰭與所述第二鰭之間，所述第二部分布置在所述第一鰭和所述第二鰭的外部，并且

其中所述第一部分的上表面在所述半導體襯底的厚度方向上低于所述第二部分的上表面。

3.根據權利要求2所述的半導體器件，

其中所述第二部分的所述上表面具有與所述電荷俘獲膜的上表面幾乎相同的高度，所述電荷俘獲膜形成在所述隔離區域的所述第一部分上。

4.根據權利要求3所述的半導體器件，

其中所述電荷俘獲膜由以下的堆疊膜構成：第一氧化硅膜、形成在所述第一氧化硅膜上的氮化硅膜、以及形成在所述氮化硅膜上的氧化硅膜。

5.一種半導體器件，包括：

第一存儲器單元，形成在半導體襯底的第一區域中，具有分裂柵極型MONOS結構，并且由第一FinFET構成；以及

第二存儲器單元，形成在所述半導體襯底的與所述第一區域不同的第二區域中，具有分裂柵極型MONOS結構，并且由第二FinFET構成；

其中所述第一FinFET和所述第二FinFET中的每個FinFET由使用多個鰭的FinFET形成，

其中所述第一FinFET具有形成在所述多個鰭中的多個第一源極區域，并且所述多個第一源極區域通過第一源極線接觸件共同連接，

其中所述第二FinFET具有形成在所述多個鰭中的多個第二源極區域，并且所述多個第二源極區域通過第二源極線接觸件共同連接，并且

其中所述第一FinFET和所述第二FinFET具有形成在所述多個鰭中的多個共用漏極區域，并且所述多個共用漏極區域通過位線接觸件共同連接。

6.根據權利要求5所述的半導體器件，

其中所述多個共用漏極區域布置在所述第一FinFET和所述第二FinFET中的每個FinFET的存儲器柵極之間。

7.根據權利要求5所述的半導體器件，還包括形成在所述鰭之間的隔離區域，

其中所述隔離區域具有第一部分和第二部分，在平面圖中，所述第一部分布置在所述多個鰭之間，所述第二部分布置在所述多個鰭的外部，并且

其中所述第一部分的上表面在所述半導體襯底的厚度方向上低于所述第二部分的上表面。