[發明專利]芯片安全監測和自毀執行系統、方法及存儲介質

有效

• 申請號: 202011267164.2
• 申請日: 2020-11-13
• 公開（公告）號: CN112199687B
• 公開（公告）日: 2023-01-10
• 發明（設計）人: 胡偉波;胡長征;肖知明;徐文濤;孫林
• 申請（專利權）人: 南開大學;南開大學深圳研究院
• 主分類號: G06F21/57
• 分類號: G06F21/57;G06F21/70
• 代理公司: 北京和聯順知識產權代理有限公司 11621
• 代理人: 王立麗

1.一種芯片安全監測和自毀執行系統，其特征在于，包括：自毀監測模塊和自毀指令執行模塊；

所述自毀監測模塊包括上電監測單元、封裝監測單元、自毀指令啟動單元；

所述上電監測單元用于監測被保護芯片的工作狀態，實時采集被保護芯片的工作參數；并將采集到的工作參數發送至自毀指令啟動單元；

所述封裝監測單元用于對被保護芯片的工作環境進行實時監測，實時采集被保護芯片的環境參數，并將采集到的環境參數發送至自毀指令啟動單元；所述封裝監測單元采用外接電阻、第一PMOS管和第一NMOS管；所述外接電阻一端連接芯片封裝層的金屬網，另一端連接系統電源；所述第一PMOS管的源極連接第一NMOS管漏極，且同時連接自毀指令啟動單元的輸入端；所述第一NMOS管的源極接地；第一PMOS管的漏極連接系統電源；所述第一PMOS管的柵極和第一NMOS管的柵極均連接金屬網；

所述自毀指令啟動單元，根據收到的工作參數和環境參數，利用預設算法進行分析，根據計算結果判斷被保護芯片是否處于危險狀態，如果是，則發送自毀啟動指令至自毀指令執行模塊；如果否，則繼續監測；

所述自毀指令執行模塊包括自毀指令執行單元和高能膜，所述自毀指令執行單元根據接收到自毀指令，立即執行自毀操作，點燃高能膜，實現芯片自毀。

2.根據權利要求1所述的芯片安全監測和自毀執行系統，其特征在于，所述上電監測單元按照預設上電時序對被保護芯片進行上電監測；所述預設上電時序為上電，維持時長T1，斷電，維持時長T2，再次上電；其中，T1和T2大于零。

3.根據權利要求1所述的芯片安全監測和自毀執行系統，其特征在于，所述上電監測單元包括單刀雙擲開關和第一電容；所述單刀雙擲開關的固定端連接被保護芯片的電源輸入端，單刀雙擲開關的自由端的兩個觸點分別連接接地端和系統電源；所述第一電容一端接地另一端連接被保護芯片的電源輸入端。

4.根據權利要求1所述的芯片安全監測和自毀執行系統，其特征在于，

所述自毀執行單元包括由第二NMOS和第二PMOS組成開關電路和超級電容；所述超級電容的一端連接開關電路的一個輸出端，另一端接地；所述高能膜一端連接開關電路的另一個輸出端，另一端接地。

5.根據權利要求1所述的芯片安全監測和自毀執行系統，其特征在于，所述高能膜采用由AI和Ni濺射而成的納米膜。

6.根據權利要求1所述的芯片安全監測和自毀執行系統，其特征在于，所述高能膜兩端分別設有探針。

7.一種芯片安全監測和自毀執行方法，基于上述權利要求1-6中任意

一項所述的芯片安全監測和自毀執行系統，進行實施，其特征在于，包括如下步驟：

S1、對被保護芯片進行上電監測和環境監測，實時采集被保護芯片的工作參數和環境參數；

S2、將采集到的工作參數環境參數利用預設算法進行分析，根據計算結果判斷被保護芯片是否處于危險狀態，如果是，則發送自毀啟動指令至自毀指令執行模塊；如果否，則繼續監測；

S3、根據接收到自毀指令，立即執行自毀操作，點燃高能膜，實現芯片自毀。

8.根據權利要求7所述的芯片安全監測和自毀執行方法，其特征在于，

在S1中，對被保護芯片進行上電監測時，按照預設上電時序對被保護芯片進行上電監測；所述預設上電時序為上電、維持時長T1、斷電、維持時長T2、再次上電；其中，T1和T2大于零。

9.一種存儲介質，所述存儲介質存儲有計算機程序，所述計算機程序用于執行上述權利要求7-8任一所述的芯片安全監測和自毀執行方法。