[發明專利]雙大馬士革工藝方法

在審

• 申請號: 202011265285.3
• 申請日: 2020-11-13
• 公開（公告）號: CN112382611A
• 公開（公告）日: 2021-02-19
• 發明（設計）人: 官錫俊
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

本發明公開了一種雙大馬士革工藝方法，包括：步驟一、涂布第一光刻膠層并進行軟烘；步驟二、涂布第二光刻膠層并進行軟烘；第二光刻膠層的曝光劑量敏感度更高；步驟三、采用具有第一圖形的第一掩模板進行第一次曝光使第二光刻膠層的曝光區域的整個厚度層發生光化學反應同時使第一光刻膠層中具有不發生光化學反應的厚度；步驟四、采用具有第二圖形的第二掩模板進行第二次曝光使第一光刻膠層的曝光區域的整個厚度層發生光化學反應；步驟五、進行顯影；步驟六、以顯影后的第一光刻膠層和第二光刻膠層為掩模對層間膜進行刻蝕將第一圖形和第二圖形轉移到層間膜。本發明能節省一道刻蝕工藝，從而能節約成本并提高效率。

技術領域

本發明涉及一種半導體集成電路制造方法，特別是涉及一種雙大馬士革(DualDamsecene,DD)工藝方法。

背景技術

如圖1A至圖1H所示，是現有雙大馬士革工藝方法各步驟中的器件結構圖，現有雙大馬士革工藝方法包括如下步驟：

步驟一、如圖1A所示，在前層結構上形成層間膜104，在所述層間膜104上涂布第一光刻膠層108并進行軟烘。

在所述前層結構形成在半導體襯底上。

所述半導體襯底包括硅襯底。

所述前層結構包括底層金屬層連線102以及用于隔離所述底層金屬層連線102的底層介質膜101。所述底層金屬層連線102的材料包括銅。

在所述底層金屬層連線102和所述底層介質膜101的表面還形成有金屬擴散阻擋層103。所述金屬擴散阻擋層103的材料為氮化硅或者氮摻雜碳化硅(N Doped SiC，NDC)層。

所述層間膜104的材料為包括二氧化硅或低K介質層。所述低K介質層包括BD和BDⅡ。BD是由C,H,O,Si等元素組成的介質材料，K值為2.5～3.3。BDⅡ是BD改了的改進版本。

在涂布所述第一光刻膠層108前，在所述層間膜104的表面還形成有金屬硬掩膜層。所述金屬硬掩模層包括TiN層106。

進一步的改進是，所述金屬硬掩膜層中，在所述TiN層106底部還形成有Ti層105，在所述TiN層106的頂部表面還形成有氧化層107。

步驟二、如圖1B所示，采用具有第一圖形的第一掩模板進行曝光并顯影，使所述第一圖形轉移到第一光刻膠層108中，轉移到所述第一光刻膠層108中的所述第一圖形用標記110a標出。第一圖形通常為溝槽圖形。

步驟三、如圖1C所示，對所述金屬硬掩模層進行刻蝕使所述第一圖形轉移到所述金屬硬掩模層中，轉移到所述金屬硬掩模層中的所述第一圖形用標記110b標出。

步驟四、如圖1D所示，涂布第二光刻膠層109并進行軟烘。

步驟五、如圖1E所示，采用具有第二圖形的第二掩模板進行曝光并顯影，使所述第二圖形轉移到第二光刻膠層109中，轉移到所述第二光刻膠層109中的所述第二圖形用標記111a標出。第二圖形通常為通孔圖形。

步驟六、如圖1F所示，以所述第二光刻膠層109為掩模對所述層間膜104進行部分刻蝕形成通孔的開口111的一部分。

步驟七、如圖1G所示，去除所述第二光刻膠109。如圖1H所示，之后以所述金屬硬掩模層為掩模繼續進行刻蝕形成所述溝槽110和所述通孔的開口111，所述通孔的開口111將底部對應的所述底層金屬層連線102打開。

由上可知，需要采用光刻、刻蝕、光刻、刻蝕共四個主要步驟，如果能節約一個步驟，則勢必會減少工藝步驟，節約工藝成本和提高效率。

發明內容

本發明所要解決的技術問題是提供一種雙大馬士革工藝方法，能節省工藝步驟，從而能節約成本并提高效率。