[發明專利]高效評估芯片Feed-through流水級數的方法及裝置

在審

• 申請號: 202011261615.1
• 申請日: 2020-11-12
• 公開（公告）號: CN112347722A
• 公開（公告）日: 2021-02-09
• 發明（設計）人: 段光生;楊程
• 申請（專利權）人: 盛科網絡（蘇州）有限公司
• 主分類號: G06F30/3312
• 分類號: G06F30/3312;G06F30/39
• 代理公司: 蘇州威世朋知識產權代理事務所(普通合伙) 32235
• 代理人: 蘇婷婷

1.一種高效評估芯片Feed-through流水級數的方法，其特征在于，所述方法包括：

S1、基于芯片中每個物理實現單元的完整門級電路，評估每個物理實現單元的形狀大小，每一級Feed-through流水線寄存器的位置，端口及端口寄存器的位置；

S2、基于每個物理實現單元原始RTL代碼產生用于Feed-through評估的簡化模型RTL代碼；所述簡化模型RTL代碼包括：物理實現單元內部完整的Feed-through電路，以及非Feed-through電路中其端口信號至與該端口信號有直接邏輯關系的端口寄存器之間的電路；

對各個物理實現單元的簡化模型RTL代碼進行邏輯綜合，生成全芯片的Feed-through評估簡化模型的門級電路；

S3、為Feed-through評估簡化模型中的每個物理單元增加物理約束，以使得每個物理單元的形狀大小與步驟S1的評估結果一致，以及使得Feed-through評估簡化模型中Feed-through流水線寄存器的位置和端口寄存器的位置與步驟S1的評估結果一致；

S4、基于步驟S2的Feed-through評估簡化模型的門級電路、步驟S3形成的物理約束以及自身的時序約束，進行全芯片物理實現評估。

2.根據權利要求1所述的高效評估芯片Feed-through流水級數的方法，其特征在于，步驟S4后，所述方法還包括：

若確認物理實現結果不存在Feed-through時序路徑的違例，則確認Feed-through流水線級數滿足需求，Feed-through流水線寄存器級數評估完成。

3.根據權利要求1所述的高效評估芯片Feed-through流水級數的方法，其特征在于，步驟S4后，所述方法還包括：

若確認物理實現結果存在Feed-through時序路徑的違例，則調取Feed-through時序路徑的違例，在該Feed-through時序路徑中根據所述違例的大小增加流水線寄存器，修改簡化模型RTL代碼，并重新進行全芯片物理實現。

4.根據權利要求1所述的高效評估芯片Feed-through流水級數的方法，其特征在于，步驟S2具體包括：

若當前物理單元中擁塞位置數量超出預設第一數值，則所述簡化模型RTL代碼保持與原始RTL代碼相同。

5.根據權利要求1所述的高效評估芯片Feed-through流水級數的方法，其特征在于，若全芯片物理實現評估結果中，當前物理單元中Feed-through電路余量小于預設余量閾值，且當前物理單元中Feed-through電路的級數不能增加，

則將當前物理單元的簡化模型RTL代碼保持與原始RTL代碼相同，再重新進行全芯片物理實現以對使用簡化RTL代碼的全芯片物理實現評估結果進行校驗。

6.一種高效評估芯片Feed-through流水級數的裝置，其特征在于，所述裝置包括：

預估模塊，用于基于芯片中每個物理實現單元的完整門級電路，評估每個物理實現單元的形狀大小，每一級Feed-through流水線寄存器的位置，端口及端口寄存器的位置；

模型預處理模塊，用于基于每個物理實現單元原始RTL代碼產生用于Feed-through評估的簡化模型RTL代碼；所述簡化模型RTL代碼包括：物理實現單元內部完整的Feed-through電路，以及非Feed-through電路中其端口信號至與該端口信號有直接邏輯關系的端口寄存器之間的電路；

模型約束模塊，用于為Feed-through評估簡化模型中的每個物理單元增加物理約束，以使得每個物理單元的形狀大小與預估模塊的評估結果一致，以及使得Feed-through評估簡化模型中Feed-through流水線寄存器的位置和端口寄存器的位置與預估模塊的評估結果一致；

芯片評估模塊，用于基于模型預處理模塊獲得的Feed-through評估簡化模型的門級電路、模型約束模塊形成的物理約束以及Feed-through評估簡化模型自身的時序約束，進行全芯片物理實現評估。