[發明專利]基于FPGA的LPC總線EMC擴展裝置

在審

• 申請號: 202011260574.4
• 申請日: 2020-11-12
• 公開（公告）號: CN112269754A
• 公開（公告）日: 2021-01-26
• 發明（設計）人: 周苗苗
• 申請（專利權）人: 天津市英貝特航天科技有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 天津市尚文知識產權代理有限公司 12222
• 代理人: 徐楊陽

本發明公開了一種基于FPGA的LPC總線EMC擴展裝置，其特征在于，包括FPGA模塊、EMC模塊，所述FPGA模塊與EMC模塊相連接，所述FPGA模塊包括LPC控制單元、地址映射單元和EMC控制單元；所述LPC控制單元與地址映射單元相連接，所述地址映射單元和EMC控制單元相連接；所述LPC控制單元實現LPC總線協議的讀寫控制，地址映射單元實現LPC總線地址域到EMC擴展接口地址域的地址映射，EMC控制單元實現EMC擴展接口的總線時序控制。本發明的優點和有益效果：在PCIE接口較少的條件下利用低引腳數量的LPC總線實現EMC的擴展，硬件電路簡潔，實用性強。

技術領域

本發明屬于計算機通訊控制領域，具體涉及一種基于FPGA的LPC總線EMC擴展裝置。

背景技術

LPC(Low Pin Count)是基于intel標準的4bit并行總線協議，因其腳位數少，通訊速度高等優點在計算機體系架構中占有重要地位；外部存儲擴展模塊EMC實用方便高效等特點可為集成電路設計提供更大的存儲空間，除了支持同步存儲模塊還支持掛載異步NORFLASH和異步SRAM；現有技術中有采用PCIE總線接口實現EMC的擴展，國產化產品研發過程中，面臨PCIE接口較少，無法滿足多設備擴展要求。

發明內容

本發明的目的在于克服現有技術中的缺陷，提供一種基于FPGA的LPC總線EMC擴展裝置。

為了實現上述目的，本發明的技術方案如下：

一種基于FPGA的LPC總線EMC擴展裝置，包括FPGA模塊、EMC模塊，所述FPGA模塊與EMC模塊相連接，所述FPGA模塊包括LPC控制單元、地址映射單元和EMC控制單元；所述LPC控制單元與地址映射單元相連接，所述地址映射單元和EMC控制單元相連接；所述LPC控制單元實現LPC總線協議的讀寫控制，地址映射單元實現LPC總線地址域到EMC擴展接口地址域的地址映射，EMC控制單元實現EMC擴展接口的總線時序控制。

寫數據的工作模式為：第一步：LPC控制單元檢測LPC總線上的LFRAME信號的起始傳輸標志，檢測到起始信號后進入指令檢測狀態，當檢測到寫命令后進入地址位拼接狀態，4個時鐘周期實現16位地址位拼接，檢測主端數據是否準備好，未準備好則插入短暫等待，數據準備好則進入數據接收態，完成LPC總線的數據的接收。第二步：將LPC地址域下拼接的16位地址信號按照EMC端的線序實現高地位地址映射，映射為EMC的addr[15:0]。第三步：EMC控制單元按照EMC端的讀寫協議置位EMC端的片選CS信號，在地址時期置位地址鎖存ALE信號，在數據時期發送寫入的數據，并置位寫時能WE信號，完成數據的正向寫入。

讀數據的工作模式為：第一步：將LPC地址域下拼接的16位地址信號按照EMC端的線序實現高地位地址映射，映射為EMC的addr[15:0]。第二步：LPC控制單元檢測LPC總線上的LFRAME信號的起始傳輸標志，檢測到起始信號后進入指令檢測狀態，當檢測到讀命令后進入地址位拼接狀態，4個時鐘周期實現16位地址位拼接，并插入短暫等待。第三步：EMC控制單元按照EMC端的讀寫協議置位EMC端的片選CS信號，在地址時期置位地址鎖存ALE信號，置位讀時能RD信號，在數據時期發送讀取的數據，完成數據的反向讀取。

本發明的優點和有益效果：在PCIE接口較少的條件下利用低引腳數量的LPC總線實現EMC的擴展，硬件電路簡潔，實用性強。

附圖說明

圖1是本發明一種基于FPGA的LPC總線EMC擴展方法的原理框圖。

圖2是本發明一種基于FPGA的LPC總線EMC擴展方法的FPGA實現框圖。

具體實施方式

以下通過附圖和具體實施方式對本發明作進一步的詳細說明。