[發(fā)明專利]一種基于模塊計(jì)算機(jī)實(shí)現(xiàn)多設(shè)備訪問的系統(tǒng)和方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202011256532.3
• 申請(qǐng)日: 2020-11-11
• 公開（公告）號(hào): CN112463682B
• 公開（公告）日: 2023-01-10
• 發(fā)明（設(shè)計(jì)）人: 徐朋;韓威;薛廣營
• 申請(qǐng)（專利權(quán)）人: 蘇州浪潮智能科技有限公司
• 主分類號(hào): G06F13/40
• 分類號(hào): G06F13/40;G06F13/12
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 史翠

本發(fā)明實(shí)施例公開了一種基于模塊計(jì)算機(jī)實(shí)現(xiàn)多設(shè)備訪問的系統(tǒng)和方法，模塊計(jì)算機(jī)通過UART總線實(shí)現(xiàn)與多個(gè)硬件設(shè)備的連接，為各硬件設(shè)備分配獨(dú)立的地址范圍；向各硬件設(shè)備傳輸數(shù)據(jù)操作指令。各硬件設(shè)備依據(jù)自身的地址范圍與數(shù)據(jù)操作指令中攜帶的地址信息，切換自身的工作模式。每個(gè)硬件設(shè)備所對(duì)應(yīng)的地址范圍不同，因此數(shù)據(jù)操作指令中攜帶的地址信息只會(huì)與其中一個(gè)硬件設(shè)備的地址范圍匹配，從而保證只有一個(gè)硬件設(shè)備執(zhí)行數(shù)據(jù)操作指令所對(duì)應(yīng)的操作，保證了模塊計(jì)算機(jī)通過一個(gè)URAT接口與多個(gè)硬件設(shè)備的連接時(shí)，模塊計(jì)算機(jī)與硬件設(shè)備之間的數(shù)據(jù)操作可以順利執(zhí)行，有效的解決了模塊計(jì)算機(jī)由于UART接口數(shù)量的限制無法訪問多個(gè)硬件設(shè)備的問題。

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)據(jù)處理技術(shù)領(lǐng)域，特別是涉及一種基于模塊計(jì)算機(jī)實(shí)現(xiàn)多設(shè)備訪問的系統(tǒng)和方法。

背景技術(shù)

隨著信息技術(shù)的發(fā)展，數(shù)據(jù)中心交換機(jī)整體架構(gòu)越來越復(fù)雜。進(jìn)入白盒交換機(jī)時(shí)代。為了減少開發(fā)成本一般將中央處理器(Central Processing Unit，CPU)做成模塊，其好處是減少基本輸入輸出系統(tǒng)(Basic Input Output System，BIOS)、硬件、驅(qū)動(dòng)的再次開發(fā)。

模塊計(jì)算機(jī)(Compter on Module express，COMe)是交換機(jī)經(jīng)常使用的模塊化計(jì)算機(jī)系統(tǒng)，然而使用COMe會(huì)受到其連接器接口定義限制，數(shù)量有限的接口需要嚴(yán)格規(guī)劃使用。

COMe扣板上只有兩個(gè)通用異步收發(fā)傳輸器(Universal Asynchronous Receiver/Transmitter，UART)接口，一個(gè)UART接口固定用作console口輸入輸出系統(tǒng)信息，另一個(gè)可以做其他用途。為了提高COMe扣板獲取復(fù)雜可編程邏輯器件(Complex ProgrammableLogic Device，CPLD)或者現(xiàn)場(chǎng)可編程邏輯門陣列(Field－Programmable Gate Array，F(xiàn)PGA)內(nèi)數(shù)據(jù)的速度，COMe使用一個(gè)UART接口用做COMe與CPLD或FPGA之間的數(shù)據(jù)交換接口。

但是COMe實(shí)現(xiàn)與CPLD或FPGA連接的UART接口只有一個(gè)，當(dāng)交換板上有多個(gè)CPLD或FPGA時(shí)，UART這種點(diǎn)對(duì)點(diǎn)通信的接口就不夠用了。再使用其他接口，如I2C接口會(huì)造成后續(xù)邏輯開發(fā)復(fù)雜度增加等問題。

可見，如何實(shí)現(xiàn)一個(gè)UART接口訪問多個(gè)硬件設(shè)備，是本領(lǐng)域技術(shù)人員需要解決的問題。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例的目的是提供一種基于模塊計(jì)算機(jī)實(shí)現(xiàn)多設(shè)備訪問的系統(tǒng)和方法，可以實(shí)現(xiàn)一個(gè)UART接口訪問多個(gè)硬件設(shè)備。

為解決上述技術(shù)問題，本發(fā)明實(shí)施例提供一種基于模塊計(jì)算機(jī)實(shí)現(xiàn)多設(shè)備訪問的系統(tǒng)，包括模塊計(jì)算機(jī)和多個(gè)硬件設(shè)備；所述模塊計(jì)算機(jī)通過UART總線實(shí)現(xiàn)與多個(gè)硬件設(shè)備的連接；

所述模塊計(jì)算機(jī)，用于為各所述硬件設(shè)備分配獨(dú)立的地址范圍；并向各所述硬件設(shè)備傳輸數(shù)據(jù)操作指令；

各所述硬件設(shè)備，用于依據(jù)自身的地址范圍與所述數(shù)據(jù)操作指令中攜帶的地址信息，切換自身的工作模式；其中，所述數(shù)據(jù)操作指令中攜帶的地址信息只與一個(gè)硬件設(shè)備的地址范圍匹配，以實(shí)現(xiàn)只有一個(gè)硬件設(shè)備執(zhí)行所述數(shù)據(jù)操作指令所對(duì)應(yīng)的操作。

可選地，多個(gè)所述硬件設(shè)備包括一個(gè)CPLD和一個(gè)FPGA；

所述CPLD與所述模塊計(jì)算機(jī)的UART接口通過UART總線連接，所述CPLD通過UART總線與所述FPGA連接；

或者所述FPGA與所述模塊計(jì)算機(jī)的UART接口通過UART總線連接，所述FPGA通過UART總線與所述CPLD連接；

其中，所述CPLD與所述FPGA之間執(zhí)行數(shù)據(jù)透?jìng)鳌?/p>

可選地，所述CPLD與所述FPGA通過T形拓?fù)鋵?shí)現(xiàn)與所述模塊計(jì)算機(jī)的UART接口的連接。