[發明專利]一種基于單片機與FPGA的FlexRay-CPCIe通信模塊

在審

• 申請號: 202011253732.3
• 申請日: 2020-11-11
• 公開（公告）號: CN112347018A
• 公開（公告）日: 2021-02-09
• 發明（設計）人: 董虓霄;馬云峰;靳五強
• 申請（專利權）人: 天津津航計算技術研究所
• 主分類號: G06F13/38
• 分類號: G06F13/38
• 代理公司: 中國兵器工業集團公司專利中心 11011
• 代理人: 劉二格

1.一種基于單片機與FPGA的FlexRay-CPCIe通信模塊，其特征在于，包括FlexRay通信單元、CPCIe通信單元，FlexRay通信單元采用由單片機和總線收發器組成的FlexRay總線節點框架方案，實現通信模塊與外部FlexRay總線網絡之間的數據傳輸；其中，總線收發器受單片機最小系統控制實現FlexRay總線數據收發，FlexRay通信協議由單片機執行；FPGA最小系統是CPCIe通信單元的控制核心，通過對FPGA芯片內部IP核和集成硬核設計，實現對通信模塊的時鐘管理和邏輯控制，并執行PCIe總線標準，實現計算機與通信模塊之間數據交換；FlexRay通信單元與CPCIe通信單元之間的數據交換通過單片機與FPGA之間的本地總線實現。

2.如權利要求1所述的基于單片機與FPGA的FlexRay-CPCIe通信模塊，其特征在于，還包括：電源電路單元，為FlexRay通信單元和CPCIe通信單元供電。

3.如權利要求2所述的基于單片機與FPGA的FlexRay-CPCIe通信模塊，其特征在于，所述通信模塊安裝于計算機機箱內CPCIe背板上，利用計算機操作系統對FlexRay高速總線進行開發、測試。

4.如權利要求3所述的基于單片機與FPGA的FlexRay-CPCIe通信模塊，其特征在于，所述單片機最小系統包括單片機芯片和與其連接的時鐘電路、復位電路和配置接口；單片機芯片采用NXP公司的MPC5644A微控制器，該芯片基于e200z4 Power Architecture core結構，具有150MHz工作頻率；配置接口包括：1個雙通道FlexRay接口，在內部完成對FlexRay通信協議的移植；1個可配置用于本地總線的EBI接口；時鐘電路采用外部晶振。

5.如權利要求4所述的基于單片機與FPGA的FlexRay-CPCIe通信模塊，其特征在于，所述FPGA最小系統包括FPGA芯片和與其連接的時鐘電路、配置接口、程序存儲電路；FPGA芯片采用Xillinx公司的Virtex-5系列的XC5VLX110T芯片，程序存儲電路采用StrataFlash芯片。

6.如權利要求5所述的基于單片機與FPGA的FlexRay-CPCIe通信模塊，其特征在于，所述CPCIe通信單元利用FPGA內部集成的PCIe硬核和高速數據輸入輸出接口IP核實現本通信模塊的PCIe通信。

7.如權利要求6所述的基于單片機與FPGA的FlexRay-CPCIe通信模塊，其特征在于，所述FlexRay總線通信單元采用通信控制器和總線驅動器的FlexRay總線節點框架方案，包括一個通信控制器和兩個總線驅動器，通信控制器芯片與FPGA連接，兩個總線驅動器芯片分別與通信控制芯片連接，單片機與總線驅動器之間通過數據信號與收/發使能信號相連。

8.如權利要求7所述的基于單片機與FPGA的FlexRay-CPCIe通信模塊，其特征在于，所述單片機與FPGA之間通過MPC5644A的EBI接口相連，包括時鐘信號、數據信號、地址信號、讀/寫使能信號；當接收外部FlexRay數據時，單片機的寫使能有效，將數據傳輸給FPGA；當需要發送FlexRay數據時，單片機的讀使能有效，讀取由FPGA處理的PCIe數據。

9.如權利要求8所述的基于單片機與FPGA的FlexRay-CPCIe通信模塊，其特征在于，所述FPGA內部采用異步FIFO用于緩存數據，異步FIFO包括雙口RAM、讀/寫地址發生器和空/滿信號發生器，對于FlexRay數據收發模塊和CPCIe數據收發模塊，異步FIFO的工作方式一致。

10.如權利要求9所述的基于單片機與FPGA的FlexRay-CPCIe通信模塊，其特征在于，所述電源模塊采用多輸出DC/DC芯片為通信模塊提供穩定電源。