[發明專利]調整半導體結構中的薄膜電阻層的阻值的方法

在審

• 申請號: 202011251737.2
• 申請日: 2020-11-11
• 公開（公告）號: CN113611657A
• 公開（公告）日: 2021-11-05
• 發明（設計）人: 張維峻;符云飛;張幼弟;黃清俊;談文毅
• 申請（專利權）人: 聯芯集成電路制造(廈門)有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種調整半導體結構中的一薄膜電阻層的阻值的方法，包含形成該薄膜電阻層，其中該薄膜電阻層材質包含氮化鈦，該薄膜電阻層具有一原始阻值，在該薄膜電阻層上方形成一具有拉力的掩模層，且該具有拉力的掩模層改變該薄膜電阻層的一晶格尺寸，使得該薄膜電阻層的一晶格尺寸變大，并且降低該薄膜電阻層的該原始阻值。

技術領域

本發明涉及半導體領域，尤其是涉及一種通過應力調整半導體結構中的一薄膜電阻層的阻值的方法。

背景技術

現今半導體產業中，金屬氧化物半導體場效晶體管(Metal-Oxide-SemiconductorField-Effect Transistors，MOSFET)多是利用多晶硅(polysilicon)材料來制作柵極(gate)。然而，多晶硅材料仍具有許多缺點:與大多數金屬材料相比，多晶硅柵極具有較高的電阻值，因此多晶硅柵極的傳導速率低于金屬導線。而為了彌補此一缺點，多晶硅柵極需要經過硅化金屬處理，以同時降低接觸電阻及接面寄生電阻(Parasitic Resistance，Rp)，并提升其操作速率至可接受的范圍。

隨著以金屬柵極取代傳統多晶硅柵極的半導體制作工藝趨勢，以往由多晶硅材料整合制作的被動元件，也可為金屬材料所取代。而與主動(有源)元件經歷的半導體制作工藝技術相同，被動(無源)元件如薄膜電阻等也是結合金屬層、介電層的薄膜形成方法與光刻、蝕刻等方法所形成。

發明內容

本發明提供一種調整半導體結構中的一薄膜電阻層的阻值的方法，包含形成該薄膜電阻層，其中該薄膜電阻層材質包含氮化鈦，該薄膜電阻層具有一原始阻值，在該薄膜電阻層上方形成一具有拉力的掩模層，且該具有拉力的掩模層改變該薄膜電阻層的一晶格尺寸，使得該薄膜電阻層的一晶格尺寸變大，并且降低該薄膜電阻層的該原始阻值。

本發明提出一種不同于現有技術制作薄膜電阻的方法。尤其是提供一種調整薄膜電阻層的阻值方法。在現有技術中若要改變薄膜電阻層的阻值，通常會將薄膜電阻層的厚度增加或減少，以改變改變薄膜電阻層的阻值。本發明則提供另一種方法，利用改變覆蓋于薄膜電阻層上方的掩模層的應力(增加拉力)，以增大薄膜電阻層的內部晶格尺寸并且降低薄膜電阻層的阻值。申請人發現以此制作工藝方式完成的薄膜電阻層，整體阻值的均勻性更高，也就是說有利于提高薄膜電阻層的品質。

附圖說明

圖1至圖6為本發明的第一優選實施例的薄膜電阻結構制作方法示意圖。

主要元件符號說明

100:基底

102:半導體元件區

104:電阻區

106:淺溝隔離

110:底層間介電層

112:金屬柵極結構

114:摻雜區

116:高介電常數介電層

118:金屬材料層

120:間隙壁

122:接觸蝕刻停止層

130:第一接觸

132:第二停止層

133:薄膜電阻材料層

134:薄膜電阻層

135:掩模材料層

136:掩模層

140:頂層間介電層

144:層間介電層

150:第二接觸

159:金屬層間介電層