[發明專利]一種集成電路的工作頻率補償方法、集成電路

有效

• 申請號: 202011250356.2
• 申請日: 2020-11-10
• 公開（公告）號: CN112379767B
• 公開（公告）日: 2023-03-31
• 發明（設計）人: 南海卿
• 申請（專利權）人: 海光信息技術股份有限公司
• 主分類號: G06F1/3234
• 分類號: G06F1/3234
• 代理公司: 北京市廣友專利事務所有限責任公司 11237
• 代理人: 張仲波

本發明實施例公開一種集成電路的工作頻率補償方法、集成電路，涉及集成電路技術領域，能夠有效提高芯片中個別瓶頸模塊的性能，同時不造成功耗浪費。所述方法包括：根據所述集成電路中各電路模塊的實際工作頻率與參考工作頻率，查找各所述電路模塊中的瓶頸模塊；增大所述瓶頸模塊的襯底正向偏置電壓，以使所述瓶頸模塊的實際工作頻率等于所述參考工作頻率。本發明適用于集成電路設計中。

技術領域

本發明涉及集成電路技術領域，尤其涉及一種集成電路的工作頻率補償方法、集成電路。

背景技術

芯片在制造之后，需要確定每一個芯片的正常工作電壓來保證芯片能夠工作在預定的頻率上。如果芯片的制成偏慢，則會應用電壓與頻率調節技術，通過提高電壓來保證芯片工作的頻率。

傳統電壓頻率調節技術在應用中會面臨兩個問題，第一個問題：不是芯片上所有的模塊都偏慢，達不到頻率要求，很多情況下往往只有個別模塊是芯片的性能瓶頸。而傳統技術提高的電壓會針對所有模塊，對于那些已經達到頻率需求的模塊會額外造成不必要的功耗損失。第二個問題：提高工作電壓來提升芯片性能會大大提高芯片總體功耗，甚至可能超出功耗預算，導致不能通過提高電壓的方法來提升芯片性能。

針對如何有效提高芯片中個別瓶頸模塊的性能，同時不造成功耗浪費，現有技術中尚無有效的解決方案。

發明內容

有鑒于此，本發明實施例提供一種集成電路的工作頻率補償方法、集成電路，能夠有效提高芯片中個別瓶頸模塊的性能，同時不造成功耗浪費。

第一方面，本發明實施例提供一種集成電路的工作頻率補償方法，包括：

根據所述集成電路中各電路模塊的實際工作頻率與參考工作頻率，查找各所述電路模塊中的瓶頸模塊；

增大所述瓶頸模塊的襯底正向偏置電壓，以使所述瓶頸模塊的實際工作頻率等于所述參考工作頻率。

可選的，所述查找各所述電路模塊中的瓶頸模塊之后，所述增大所述瓶頸模塊的襯底正向偏置電壓之前，所述方法還包括：

獲取所述瓶頸模塊的實際工作頻率與參考工作頻率的頻率比值；

比較所述頻率比值與預設比值范圍的大小關系；

所述增大所述瓶頸模塊的襯底正向偏置電壓，以使所述瓶頸模塊的實際工作頻率等于所述參考工作頻率包括：

若所述頻率比值位于所述預設比值范圍內，則增大所述瓶頸模塊的襯底正向偏置電壓，以使所述瓶頸模塊的實際工作頻率等于所述參考工作頻率。

可選的，所述比較所述頻率比值與預設比值范圍的大小關系之后，所述增大所述瓶頸模塊的襯底正向偏置電壓之前，所述方法還包括：

若所述頻率比值位于預設比值范圍外，則增大所述集成電路的供電電壓，以使所述瓶頸模塊的實際工作頻率與參考工作頻率的頻率比值位于所述預設比值范圍內。

可選的，所述預設比值范圍為90％-100％。

可選的，所述增大所述瓶頸模塊的襯底正向偏置電壓之后，所述方法還包括：

根據所述集成電路中各電路模塊的實際工作頻率與參考工作頻率，查找各所述電路模塊中的非瓶頸模塊；

減小所述非瓶頸模塊的襯底正向偏置電壓，或增大所述非瓶頸模塊的襯底反向偏置電壓，以使所述非瓶頸模塊的實際工作頻率等于參考工作頻率。

第二方面，本發明的實施例還提供一種集成電路，包括：

查找部，用于根據所述集成電路中各電路模塊的實際工作頻率與參考工作頻率，查找各所述電路模塊中的瓶頸模塊；