[發明專利]芯片驗證方法及平臺

在審

• 申請號: 202011249246.4
• 申請日: 2020-11-10
• 公開（公告）號: CN112363877A
• 公開（公告）日: 2021-02-12
• 發明（設計）人: 李洋;張家金;尚錚
• 申請（專利權）人: 海光信息技術股份有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22;G06F11/26
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 王立娜

本發明實施例提供一種芯片驗證方法及平臺，所述方法包括：構建待測硬件模塊，所述待測硬件模塊中耦接的存儲結構為虛擬存儲模型，所述虛擬存儲模型用于存儲寫入所述待測硬件模塊的數據；測試所述待測硬件模塊，以基于所述虛擬存儲模型中存儲的數據，驗證所述待測硬件模塊的功能。其中，基于所述待測硬件模塊中的存儲結構為虛擬存儲模型，相應的數據寫入可以根據實際需求進行設置，而不必耗費大量的時間執行數據的實際寫入過程，從而降低了驗證待測硬件模塊的時間成本和運行成本。

技術領域

本發明實施例涉及虛擬機技術領域，具體涉及一種芯片驗證方法及平臺。

背景技術

邏輯驗證是數字芯片前端設計過程中的一個關鍵步驟，通常利用驗證平臺實現。具體的，驗證平臺可模擬芯片的實際運行環境，使芯片基于預先設計的測試用例運行，并根據芯片的運行結果，檢驗芯片功能的正確性。

隨著數字集成電路在規模和復雜性上的快速增長，以及大量功能類似芯片的快速發布需求，對芯片驗證在時間和成本上提出了更高的要求。因此如何進一步優化芯片驗證方案，以降低芯片驗證的驗證時間和驗證成本，成為了本領域技術人員亟需解決的技術問題。

發明內容

有鑒于此，本發明實施例提供一種芯片驗證方法及相關裝置，以降低驗證待測硬件模塊的時間成本和運行成本。

為解決上述問題，本發明實施例提供如下技術方案：

第一方面，本發明實施例提供一種芯片驗證方法，包括：

構建待測硬件模塊，所述待測硬件模塊中耦接的存儲結構為虛擬存儲模型，所述虛擬存儲模型用于存儲寫入所述待測硬件模塊的數據；

測試所述待測硬件模塊，以基于所述虛擬存儲模型中存儲的數據，驗證所述待測硬件模塊的功能。

第二方面，本發明實施例提供一種芯片驗證平臺，包括：

硬件構建單元，用于構建待測硬件模塊，所述待測硬件模塊中耦接的存儲結構為虛擬存儲模型，所述虛擬存儲模型用于存儲寫入所述待測硬件模塊的數據；

硬件測試單元，用于測試所述待測硬件模塊，以基于所述虛擬存儲模型中存儲的數據，驗證所述待測硬件模塊的功能。

本發明實施例提供了一種芯片驗證方法及平臺，所述方法包括：構建待測硬件模塊，所述待測硬件模塊中耦接的存儲結構為虛擬存儲模型，所述虛擬存儲模型用于存儲寫入所述待測硬件模塊的數據；測試所述待測硬件模塊，以基于所述虛擬存儲模型中存儲的數據，驗證所述待測硬件模塊的功能。其中，基于所述待測硬件模塊中的存儲結構為虛擬存儲模型，相應的數據寫入可以根據實際需求進行設置，而不必耗費大量的時間執行數據的實際寫入過程，從而降低了驗證待測硬件模塊的時間成本和運行成本。

并且，基于虛擬存儲模型不會如硬件存儲結構一樣出現存儲隨機數據，使得本發明實施例中的芯片驗證方法也不需要進行存儲結構的清零操作，從而進一步降低了驗證待測硬件模塊的時間成本和運行成本。

附圖說明

為了更清楚地說明本申請實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請的實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據提供的附圖獲得其他的附圖。

圖1為UVM驗證環境的架構示意圖；

圖2為本發明實施例提供的芯片驗證方法的可選流程圖；

圖3為本發明實施例提供的構建待測硬件模塊的可選流程圖；

圖4本發明實施例提供的測試所述待測硬件模塊的可選流程圖；

圖5本發明實施例提供的芯片驗證平臺的架構示意圖；