[發明專利]LDMOS器件的形成方法

有效

• 申請號: 202011247661.6
• 申請日: 2020-11-10
• 公開（公告）號: CN112216613B
• 公開（公告）日: 2023-03-24
• 發明（設計）人: 方明旭;陳瑜;陳華倫
• 申請（專利權）人: 華虹半導體（無錫）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/423
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 黎偉

本申請公開了一種LDMOS器件的形成方法，包括：在第一區域的外延層中形成第一離子摻雜區，去除第一區域的第一氧化層，該外延層上形成有第一氧化層；在外延層和剩余的第一氧化層上形成第二氧化層；在第二區域的外延層中形成第二離子摻雜區，第一區域和第二區域沒有交疊區域；在第二氧化層上形成多晶硅層；去除第三區域的多晶硅層、第一氧化層和第二氧化層。本申請通過在形成第一離子摻雜區后，保留除第一離子摻雜區以外其它區域的第一氧化層，從而使形成得到的LDMOS器件的柵氧呈臺階型，增加了柵極和第二離子摻雜區的交疊區域上的柵氧的厚度，從而降低了LDMOS器件的柵感應漏電流，進而提高了器件的擊穿電壓。

技術領域

本申請涉及半導體制造技術領域，具體涉及一種應用于橫向擴散金屬氧化物半導體(laterally-diffused metal-oxide semiconductor，LDMOS)器件的形成方法。

背景技術

LDMOS由于其易于互補金屬氧化物半導體(complementary metal oxidesemiconductor，CMOS)工藝兼容而被廣泛應用于功率集成電路中。對于LDMOS器件，柵感應漏電流(gate induced drain leakage current，GIDL)和擊穿電壓(break voltage，BV)的大小，以及抗熱載流子注入效應(hot carrier injection，HCI)是考核其電學性能的重要參數。

參考圖1，其示出了相關技術中提供的LDMOS器件的剖面示意圖。如圖1所示，襯底110中形成有第一離子摻雜區111和第二離子摻雜區112，第一離子摻雜區111中形成有第三離子摻雜區113，第二離子摻雜區112中形成有第四離子摻雜區114，其中，第三離子摻雜區113和第四離子摻雜區114的摻雜濃度大于第一離子摻雜區111和第二離子摻雜區112。襯底110上形成有柵氧120，柵氧120上形成有柵極130，第一區域101是通過柵極130控制第一離子摻雜區111的區域，第二區域102是通過柵極130控制第二離子摻雜區112的區域。

相關技術中提供的LDMOS器件，由于柵氧較薄使其柵感應漏電流較大，從而導致其擊穿電壓較低，同時，其抗HCI性能較弱。

發明內容

本申請提供了一種LDMOS器件的形成方法，可以解決相關技術中提供的LDMOS器件擊穿電壓較低且抗HCI性能較弱的問題。

一方面，本申請實施例提供了一種LDMOS器件的形成方法，包括：

在第一區域的外延層中形成第一離子摻雜區，去除所述第一區域的第一氧化層，所述外延層上形成有第一氧化層；

在所述外延層和剩余的第一氧化層上形成第二氧化層；

在第二區域的外延層中形成第二離子摻雜區，所述第一區域和所述第二區域沒有交疊區域；

在所述第二氧化層上形成多晶硅層；

去除第三區域的多晶硅層、第一氧化層和第二氧化層，剩余的第一氧化層和第二氧化層形成所述LDMOS器件的柵氧，剩余的多晶硅層形成所述LDMOS器件的柵極，所述柵氧和所述柵極為臺階型。

可選的，所述在第一區域的外延層中形成第一離子摻雜區，去除所述第一區域的第一氧化層，包括：

采用光刻工藝在所述第一氧化層上覆蓋光阻，暴露出所述第一區域；

以光阻為掩模，采用第一離子注入工藝將包含第一離子的雜質注入至所述第一區域，在所述外延層中形成第一離子摻雜區；

去除所述第一區域的第一氧化層和光阻。

可選的，所述去除所述第一區域的第一氧化層，包括：

采用濕法刻蝕工藝去除所述第一區域的第一氧化層。