[發明專利]一種比較時間動態調整的低功耗比較器電路

有效

• 申請號: 202011244609.5
• 申請日: 2020-11-10
• 公開（公告）號: CN112332848B
• 公開（公告）日: 2023-05-26
• 發明（設計）人: 莊浩宇;曹啟富;唐鶴;彭析竹
• 申請（專利權）人: 電子科技大學
• 主分類號: H03M1/50
• 分類號: H03M1/50;H03K5/24
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 葛啟函

一種比較時間動態調整的低功耗比較器電路，正向輸入處理模塊輸入VIP并產生第一結點信號連接到第一和第二反相器輸入端；負向輸入處理模塊輸入VIN并產生第二結點信號連接到第三和第四反相器輸入端，設置不同翻轉閾值電壓的反相器，使得VIP大于VIN時，第一結點比第二結點電壓下降速度快，在第一結點電壓小于第二反相器翻轉閾值電壓，第二結點電壓大于第三反相器翻轉閾值電壓時，比較器正向輸出端輸出高電平；當VIP小于VIN時，第一結點比第二結點電壓下降速度慢，在第一結點電壓大于第一反相器翻轉閾值電壓，第二結點電壓小于第四反相器翻轉閾值電壓時，比較器負向輸出端輸出高電平；獲得比較結果后關斷比較器電路，實現比較時間動態調整，降低功耗。

技術領域

本發明屬于模擬集成電路技術領域，涉及一種比較時間動態調整的低功耗比較器電路結構，能夠應用于逐次逼近型模數轉換器(SAR?ADC)。

背景技術

模數轉換器(ADC)是模擬集成電路設計中永恒的話題，比較器在模數轉換器中應用廣泛。在很多人機交互的應用場景中，對ADC芯片的速度要求不高，但要求ADC芯片功耗低。因此，對于低功耗ADC的設計是有必要的，而ADC中的功耗很大程度來自于比較器，Strong-Arm比較器的功耗主要取決于比較的精度，為了比較出輸入差別很小的信號，要求大的輸入管電流，然而在輸入信號差別很大時，輸入管電流依舊很大。因此，現有的Strong-Arm比較器設計整體功耗偏大。

如圖1所示為傳統Strong-Arm比較器結構，當時鐘信號CLK為低電平時，比較器處于復位階段，MP1、MP2、MP3、MP4、MP5、MP6導通，結點X、Y、OUTN、OUTP被復位到電源電壓VDD。當時鐘信號CLK為高電平時，比較器處于比較階段，若輸入信號VIPVIN，則結點X比結點Y的電壓下降快，隨后結點OUTN電壓也被迅速拉低，結點OUTN電壓降低，抑制了MN4的導通并逐漸開啟MP2，使得結點OUTP電壓升高，結點OUTP電壓的升高增大了MN3的導通電流，并抑制了MP1的導通，最終結點OUTN輸出為低電平，結點OUTP輸出為高電平。這種結構在輸入電壓差很小時，需要較大的電流才能比較出正確結果，但是輸入電壓差較大時功耗和輸入電壓差較小時相差不大。仿真中，輸入電壓差值為50mV時，功耗比輸入差分為50uV時低15％。

發明內容

針對上述傳統比較器在輸入電壓差較大和輸入電壓差較小時功耗相差不大的問題，本發明提出一種比較器電路，其比較時間能夠隨輸入信號電壓差值大小動態調整，在比較器輸入信號差值較大時，比較速度快，將比較完成時產生的比較結束標志信號能夠用來關斷比較器，相較于傳統Strong-Arm比較器能夠節省大量功耗；適應于對速度要求不高的系統，如中低速率的ADC。

本發明的技術方案為：

一種比較時間動態調整的低功耗比較器電路，包括正向輸入處理模塊、負向輸入處理模塊和取出比較結果模塊，

所述正向輸入處理模塊包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一反相器和第二反相器，

第二NMOS管的柵極作為所述低功耗比較器電路的正向輸入端，其源極連接第一NMOS管的漏極，其漏極連接第一PMOS管的漏極并作為第一結點連接第一反相器和第二反相器的輸入端；

第一PMOS管的柵極連接偏置電壓，其源極連接第二PMOS管的漏極；

第三NMOS管的柵極連接第二反相器的輸出端，其漏極連接第四NMOS管和第三PMOS管的漏極、以及第一NMOS管和第二PMOS管的柵極，其源極連接第一NMOS管和第四NMOS管的源極并接地；

第三PMOS管的柵極連接第一反相器的輸出端，其源極連接第四PMOS管的漏極；

第四PMOS管的柵極連接第四NMOS管的柵極并連接時鐘信號，其源極連接第二PMOS管的源極并連接電源電壓；