[發明專利]調度亂序隊列和判斷隊列取消項的方法和裝置

有效

• 申請號: 202011243930.1
• 申請日: 2020-11-10
• 公開（公告）號: CN112099854B
• 公開（公告）日: 2021-04-23
• 發明（設計）人: 郇丹丹
• 申請（專利權）人: 北京微核芯科技有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06F9/30
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 張大威

本發明公開了一種調度亂序隊列和判斷隊列取消項的方法和裝置，其中，方法包括以下步驟：在重定序緩存或轉移重定序緩存地址前面增加最高位；用重定序緩存或轉移重定序緩存的讀指針增加的最高位，異或兩個需要比較的重定序緩存或轉移重定序緩存地址增加的最高位，將異或后得到的地址作為兩條指令的年齡信息進行大小比較，以判斷得到指令年齡的新老。本發明實施例可以有效表達出指令年齡的真實信息，在判斷時由于異或門的使用減少了比較器的使用數量，從而有效降低了指令年齡判斷的復雜度，減小指令年齡判斷的延時，有效提高亂序處理器的性能、降低功耗、節約面積。

技術領域

本發明涉及亂序處理器技術領域，特別涉及一種調度亂序隊列和判斷隊列取消項的方法和裝置。

背景技術

亂序處理器的指令到了亂序隊列中，就不會按照程序中指定的順序在處理器中流動，只要滿足執行的條件，后面的指令可以越過前面的指令先執行，以提高指令的執行速度。

在亂序處理器的亂序隊列調度上，當亂序隊列中有多條指令準備好，一般優先選擇程序上最早的指令執行，即采用oldest-first策略進行調度仲裁，因此需要判斷指令的先后順序。這是考慮到越是舊的指令，和它存在相關的指令也就越多，因此優先執行最舊的指令，能夠有效地提高處理器執行指令的并行度，而且最舊的指令還占據著處理器中的硬件資源，包括其他的亂序隊列、重定序緩存、寫緩沖區（StoreBuffer）等部件，越早地執行這些舊的指令，就可以越早地釋放這些硬件資源，供后面的指令使用。亂序處理器中的亂序隊列包括發射隊列、各級緩存的訪問隊列、緩存訪問失效隊列，一致性請求隊列等。

當亂序處理器因為轉移預測錯、訪存相關等引起的重新執行，或因為例外引發的異常等發生取消等情況時，需要判斷在流水線中還沒有提交的指令中有哪些指令是處于轉移預測錯的指令、訪存相關引起重新執行的指令或例外引發異常的指令的后面，屬于需要同引發取消的指令一起被取消的指令，在流水線各個階段來取消這些指令，讓這些指令重新執行，或回滾到流水線的特定階段再開始執行。

要識別出亂序隊列中哪些指令是最舊的，就需要知道這些指令的年齡信息，年齡信息表示指令進入流水線的先后順序。在普通的順序執行的處理器中，指令的年齡信息很容易被追蹤，而到了亂序處理器的亂序隊列中之后，這些年齡信息就被打亂了，但是在處理器中還有一個地方，按照進入流水線的順序記錄著處理器中的所有指令，這個部件就是ROB（ReorderBuffer，重定序緩存），指令被重命名之后，會按照程序中指定的順序寫到ROB中，因此可以使用每條指令在ROB中的位置（也就是尋址ROB的地址值）作為這條指令的年齡信息。

對于處理器發生取消的情況，判斷在流水線中還沒有提交的指令中哪些是處于引發取消的指令后面的屬于需要同引發取消的指令一起被取消的指令，可以通過重定緩存ROB中的位置信息來比較哪些指令是處于引發取消指令后面的指令。

另外，對于轉移預測錯取消的情況，判斷在流水線中還沒有提交的指令哪些是處于發生轉移預測錯的轉移指令后面的需要同轉移預測錯的指令一起被取消的指令，除ROB中記錄的位置信息外還可以通過B-ROB（BranchReorderBuffer，轉移重定序緩存）中的位置信息來比較哪些指令是處于發生轉移預測錯指令后面的需要取消的指令。

然而，由于ROB和B-ROB本質上都是一個FIFO（First Input First Output，先進先出）隊列，因此直接使用它的地址是無法表達出指令年齡的真實信息的，從而亟需設計一種機制來解決上述問題。

發明內容

本發明旨在至少在一定程度上解決相關技術中的技術問題之一。

為此，本發明的第一目的在于提出一種調度亂序隊列和判斷隊列取消項的方法，可以有效表達出指令年齡的真實信息，在判斷時由于異或門的使用減少了比較器的使用數量，有效降低了指令年齡判斷的復雜度，減小指令年齡判斷的延時，有效提高亂序處理器的性能、降低功耗、節約面積。

本發明的第二個目的在于提出一種調度亂序隊列和判斷隊列取消項的裝置。