[發(fā)明專利]一種DAC誤差測量方法及裝置

在審

• 申請?zhí)枺?/td>: 202011242195.2
• 申請日: 2018-01-26
• 公開（公告）號: CN112671404A
• 公開（公告）日: 2021-04-16
• 發(fā)明（設(shè)計）人: 李海希
• 申請（專利權(quán)）人: 華為技術(shù)有限公司
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 暫無信息
• 代理人: 暫無信息

本申請公開了一種DAC誤差測量方法及裝置，包括：ADC和反饋DAC，ADC的測量輸入包括固定頻率的方波信號、固定邏輯電平的直流信號和反饋DAC的模擬輸出；測量選擇模塊用于向被單獨選擇的源單元提供數(shù)字輸出中的測量數(shù)字，向剩余源單元提供數(shù)字輸出的剩余數(shù)字，測量數(shù)字為可翻轉(zhuǎn)數(shù)字，剩余數(shù)字為不翻轉(zhuǎn)數(shù)字；測量模塊用于根據(jù)數(shù)字輸出測量數(shù)字輸出的幅值。由于數(shù)字輸出中的一路翻轉(zhuǎn)數(shù)字為測量數(shù)字，剩余數(shù)字為不翻轉(zhuǎn)數(shù)字，使得測量選擇模塊可以單獨選擇出一個源單元接收測量數(shù)字，達(dá)到被選擇的源單元在誤差測量時不會引入其他源單元的匹配誤差，再加上直流信號為恒定電平，誤差測量都是在同一偏置條件下，從而有利于提升誤差測量精度。

技術(shù)領(lǐng)域

本申請涉及通信技術(shù)領(lǐng)域，尤其涉及一種DAC誤差測量方法及裝置。

背景技術(shù)

基于德爾塔西格瑪調(diào)制器(delta-sigma modulator，DSM)結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器(analog-to-digital converter，ADC)在通信和音頻領(lǐng)域有著廣泛的應(yīng)用，是高精度ADC的最佳備選方案。

DSM由環(huán)路濾波器(Loop Filter，簡稱LF)、量化器(Quantizer，簡稱Q)和反饋數(shù)模轉(zhuǎn)換器(digital-to-analog converter，DAC)組成。信號量化噪聲比 (signal-to-quantization-noise ration，簡稱SQNR)由環(huán)路濾波器的階數(shù)和量化器的位數(shù)決定的，階數(shù)和位數(shù)越高，SNQR越高，DSM的性能越好，但是電路復(fù)雜度也越大。為了兼顧DSM性能和電路復(fù)雜度，環(huán)路濾波器的階數(shù)一般取3階或者4階，量化器的位數(shù)取4 位。

相對于1位量化器，4位的量化器帶來一個問題：反饋DAC的不匹配將惡化調(diào)制器的線性度，尤其最外環(huán)路的DAC。評價線性度的指標(biāo)之一是總諧波失真(total-harmonicdistortion，簡稱THD)來反映ADC的線性性能。應(yīng)用在DSM中的DAC一般采用電流舵結(jié)構(gòu)(“Current Steering”)，DAC的不匹配主要由電流舵的單位電流(簡稱“Icell”)之間的不匹配造成的。

目前，目前在高速DSM設(shè)計中，基本上采用DAC校正技術(shù)，通過設(shè)計DAC誤差測量電路和DAC誤差補償電路解決DAC的不匹配問題。在DAC誤差測量電路中，當(dāng)采用復(fù)雜的信號激勵源時，如將滿擺幅振蕩信號，會增加DAC誤差測量電路的復(fù)雜度，采用簡單的信號激勵源時，如直流信號激勵源，可以減小電路復(fù)雜度，但是每次測量的測量參數(shù)存在差異，如測量不同的電流單元時采用的比較器不同，導(dǎo)致測量精度不理想。

綜上，現(xiàn)有的DAC誤差測量電路存在測量精度不理想的技術(shù)問題。

發(fā)明內(nèi)容

本申請?zhí)峁┮环NDAC誤差測量方法及裝置，用以提升DAC誤差測量精度。

本申請?zhí)峁┑腄AC誤差測量裝置用于反饋DAC的匹配誤差測量，可以適用于連續(xù)時間和離散時間的DSM，也可以適用于差分和單端DSM，還可以應(yīng)用在其他含有DAC的電路系統(tǒng)中，比如Pipeling-ADC，或者單純的DAC電路，均可以采用本申請記載的DAC誤差測量方法及裝置。