[發明專利]存儲器控制電路、存儲器、處理器及電子設備

有效

• 申請號: 202011240866.1
• 申請日: 2020-11-09
• 公開（公告）號: CN112365909B
• 公開（公告）日: 2023-05-09
• 發明（設計）人: 白海銀;黃瑞鋒
• 申請（專利權）人: 海光信息技術股份有限公司
• 主分類號: G11C7/12
• 分類號: G11C7/12;G11C7/06
• 代理公司: 北京超凡宏宇專利代理事務所(特殊普通合伙) 11463
• 代理人: 鐘揚飛

1.一種存儲器控制電路，其特征在于，包括位線對、靈敏放大器輸入信號線對，以及第一預充電模塊和/或第二預充電模塊；

所述位線對包括用于連接存儲模塊的真位線和互補位線，所述真位線用于讀取所述存儲模塊中存儲的第一真數據，獲得第一讀取信號，所述互補位線用于讀取所述存儲模塊中存儲的第一互補數據，獲得第二讀取信號；

所述靈敏放大器輸入信號線對包括用于連接靈敏放大器的真靈敏放大器輸入信號線和互補靈敏放大器輸入信號線，所述真靈敏放大器輸入信號線與所述真位線連接，且通過讀選信號控制通斷，所述互補靈敏放大器輸入信號線與所述互補位線連接，且通過所述讀選信號控制通斷；

所述第一預充電模塊用于在所述真靈敏放大器輸入信號線與所述真位線導通，且所述互補靈敏放大器輸入信號線與所述互補位線導通之前，將所述真靈敏放大器輸入信號線和所述互補靈敏放大器輸入信號線上攜帶的歷史電壓信號調整至第一目標電壓，所述第一目標電壓小于電源電壓；

所述第二預充電模塊用于在所述真位線讀取所述存儲模塊中存儲的第一真數據，獲得第一讀取信號，且所述互補位線讀取所述存儲模塊中存儲的第一互補數據，獲得第二讀取信號之前，將所述真位線和所述互補位線上攜帶的歷史電壓信號調整至第二目標電壓，所述第二目標電壓小于所述電源電壓。

2.根據權利要求1所述的存儲器控制電路，其特征在于，所述第一預充電模塊包括第一充電單元、第二充電單元和第一平衡單元；

所述第一充電單元用于在所述真靈敏放大器輸入信號線上攜帶的歷史電壓信號為高電平信號，且所述互補靈敏放大器輸入信號線上攜帶的歷史電壓信號為低電平信號時，將所述真靈敏放大器輸入信號線上攜帶的歷史電壓信號預充至所述電源電壓；

所述第二充電單元用于在所述真靈敏放大器輸入信號線上攜帶的歷史電壓信號為低電平信號，且所述互補靈敏放大器輸入信號線上攜帶的歷史電壓信號為高電平信號時，將所述互補靈敏放大器輸入信號線上攜帶的歷史電壓信號預充至所述電源電壓；

所述第一平衡單元用于對所述真靈敏放大器輸入信號線上攜帶的電壓信號和所述互補靈敏放大器輸入信號線上攜帶的電壓信號進行平衡，以將所述真靈敏放大器輸入信號線和所述互補靈敏放大器輸入信號線上攜帶的電壓信號調整至所述第一目標電壓。

3.根據權利要求2所述的存儲器控制電路，其特征在于，所述第一充電單元包括第一與非門和第一晶體管，所述第一與非門包括的第一邏輯信號輸入端與所述真靈敏放大器輸入信號線連接，所述第一與非門包括的第二邏輯信號輸入端接入靈敏放大器預充電控制信號，所述第一與非門包括的第一邏輯信號輸出端與所述第一晶體管的柵極連接，所述第一晶體管的源極與內部電源連接，所述第一晶體管的漏極與所述真靈敏放大器輸入信號線連接。

4.根據權利要求2所述的存儲器控制電路，其特征在于，所述第二充電單元包括第二與非門和第二晶體管，所述第二與非門包括的第三邏輯信號輸入端與所述互補靈敏放大器輸入信號線連接，所述第二與非門包括的第四邏輯信號輸入端接入靈敏放大器預充電控制信號，所述第二與非門包括的第二邏輯信號輸出端與所述第二晶體管的柵極連接，所述第二晶體管的源極與內部電源連接，所述第二晶體管的漏極與所述互補靈敏放大器輸入信號線連接。

5.根據權利要求2所述的存儲器控制電路，其特征在于，所述第一平衡單元包括第三晶體管，所述第三晶體管的柵極接入靈敏放大器均衡控制信號，所述第三晶體管的漏極與所述真靈敏放大器輸入信號線連接，所述第三晶體管的源極與所述互補靈敏放大器輸入信號線連接。