[發明專利]雙向ESD保護器件、結構及制備方法

有效

• 申請號: 202011235908.2
• 申請日: 2020-11-09
• 公開（公告）號: CN112151534B
• 公開（公告）日: 2021-08-17
• 發明（設計）人: 史林森;劉興龍;關宇軒;李建平;劉森
• 申請（專利權）人: 微龕（廣州）半導體有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L21/84
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 佟婷婷

本發明提供一種雙向ESD保護器件、結構及制備方法，ESD保護結構包括至少一個ESD保護結構單元，ESD保護結構單元包括基底、N阱、第一P阱、第二P阱、第一P注入區、第二P注入區、第三P注入區、第一N注入區、第二N注入區、第一導電柵、第二導電柵及功能層引出結構。本發明的雙向ESD保護器件、結構及制備方法，通過前柵可以改變阱的電勢，背柵不僅可以改變阱電勢，還可以改變集電結的勢壘，實現對觸發電壓的調制。無論正向還是反向的靜電信號，都可以實現正負的調制，電壓范圍可變化而不影響其它器件，極大的增加了設計的靈活性以及系統的可靠性。本發明可采用多指結構設計，提升泄放電流能力。

技術領域

本發明涉及靜電保護領域，特別是涉及一種雙向ESD保護器件、結構及制備方法。

背景技術

隨著微電子器件向尺寸微縮和功能集成，芯片的靜電防護（Electrostaticdischarge，ESD)變得越來越重要。小尺寸器件的柵介質和隔離更薄，導致器件承受靜電的能力變弱，ESD器件設計的窗口變窄；越來越多模塊集成在硅基板上，導致芯片遭受ESD的風險越來越多。

自從智能剝離技術被發明以來，SOI襯底被廣泛用于制造先進集成電路。隨著金屬氧化物場效應晶體管（Metal-Oxide-Semiconductor Field Effect Transistor，MOSFET）特征尺寸進入深亞微米及納米時代，超薄全耗盡SOI材料成了有效抑制短溝道效應的優良解決方案之一。

ESD保護器件分為非滯回器件和回滯器件。非滯回器件在過了觸發電壓后，呈現低阻特性，從而泄放ESD沖擊電流，如電阻、二極管等。回滯器件內部存在反饋環路，當到達觸發電壓后，器件電流增大，隨后器件壓降降低，進入維持滯回狀態，形成低阻通路，從而泄放電流，如柵接地NMOS、柵控MOS、雙極型晶體管等。相比于非滯回器件，滯回器件具有更強的保護能力和靈活性，但需要根據特定工藝進行設計，且難以進行電路仿真。

另外，由于寄生的二極管能把負信號分流到地，因此大多數ESD器件僅允許單向正信號。然而，在一些應用中，如數字用戶線接口、NFC天線等，在輸入輸出端口，正負信號都存在。 另一方面，由于頂層硅膜比較薄，因此靜電放電防護變得越來越困難，尤其是納米器件的ESD防護。在一些諸如ADSL的系統應用中，PIN的信號是混合的，即正負變化的。因此，雙向導通的ESD保護器件變得特別重要。且現有一些ESD保護器件觸發電壓難以有效控制。

因此，如何提出一種雙向ESD保護器件以解決現有技術上述問題實屬必要。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種雙向ESD保護器件、結構及制備方法，用于解決現有技術中ESD保護器件難以有效實現雙向保護、觸發電壓可調等問題。

為實現上述目的及其他相關目的，本發明提供一種雙向ESD保護結構，所雙向ESD保護結構包括雙向ESD保護結構單元，其中，所述ESD保護結構單元包括：

基底，所述基底自上而下包括第一器件功能層、第一絕緣層及第二器件功能層；

形成在所述第一器件功能層中的N阱；

設置于所述N阱兩側的第一P阱和第二P阱；

第一P注入區、第二P注入區及第三P注入區，所述第一P注入區設置于所述第一P阱內，所述第二P注入區設置于所述第二P阱內，所述第三P注入區設置于所述N阱內；

第一N注入區和第二N注入區，所述第一N注入區跨設在所述第一P阱和所述N阱內，所述第二N注入區跨設在所述第二P阱和所述N阱內；

若干設置在所述N阱上的第一導電柵以及設置在所述第一P阱和所述第二P阱上的第二導電柵，其中，所述第一導電柵對應設置在所述第一N注入區和所述第三P注入區之間以及所述第二N注入區和所述第三P注入區之間，所述第二導電柵對應設置在所述第一N注入區和所述第一P注入區之間以及所述第二N注入區和所述第二P注入區之間；