[發(fā)明專利]一種服務(wù)器整機(jī)降低電磁輻射的控制方法、裝置及程序

有效

• 申請(qǐng)?zhí)枺?/td>: 202011235905.9
• 申請(qǐng)日: 2020-11-06
• 公開(kāi)（公告）號(hào): CN112306944B
• 公開(kāi)（公告）日: 2022-06-24
• 發(fā)明（設(shè)計(jì)）人: 劉紀(jì)斌;趙偉濤
• 申請(qǐng)（專利權(quán)）人: 蘇州浪潮智能科技有限公司
• 主分類號(hào): G06F13/42
• 分類號(hào): G06F13/42
• 代理公司: 濟(jì)南誠(chéng)智商標(biāo)專利事務(wù)所有限公司 37105
• 代理人: 黃曉燕

本發(fā)明公開(kāi)一種服務(wù)器整機(jī)降低電磁輻射的控制方法、裝置及程序。將PCIE設(shè)備連接到第一CLOCK BUFFER的可控時(shí)鐘輸出通道；如果任一所述PCIE設(shè)備在開(kāi)機(jī)后就需要時(shí)鐘信號(hào)，則向控制該P(yáng)CIE設(shè)備的時(shí)鐘輸出通道的所述第一CLOCK BUFFER的vOE#端口輸入控制信號(hào)使得時(shí)鐘通道的使能端口輸入低電平；對(duì)于根據(jù)需求使用的所述PCIE設(shè)備，由控制芯片獲取PCIE設(shè)備的在位狀態(tài)，由所述控制芯片根據(jù)所述在位狀態(tài)生成時(shí)鐘信號(hào)通道的控制信號(hào)，所述控制芯片將時(shí)鐘信號(hào)通道的控制信號(hào)發(fā)送給所述第一CLOCK BUFFER的vOE#端口以控制第一CLOCK BUFFER的工作。從而實(shí)現(xiàn)第一CLOCK BUFFER按照PCIE設(shè)備的需求提供時(shí)鐘信號(hào)，有效的控制所述第一CLOCK BUFFER的輸出，可以降低電磁輻射。根據(jù)PCIE設(shè)備的需求提供時(shí)鐘信號(hào)，可以降低所述第一CLOCK BUFFER的功耗。

技術(shù)領(lǐng)域

本發(fā)明涉及服務(wù)器領(lǐng)域，尤其涉及一種服務(wù)器整機(jī)降低電磁輻射的控制方法、裝置及程序。

背景技術(shù)

電磁干擾(Electromagnetic Compatibility，EMI)是一種越來(lái)越受關(guān)注的電磁環(huán)境污染，電磁干擾中的RE是典型的輻射干擾，其影響其他相臨近的電子設(shè)備，使其他電子設(shè)備工作異常，甚至不工作，針對(duì)如上的情況，各國(guó)政府和國(guó)際組織相繼推出和指定了電磁干擾相關(guān)的規(guī)章和標(biāo)準(zhǔn)，并對(duì)應(yīng)提出了測(cè)試這些輻射的測(cè)試方法，任何出口到相關(guān)國(guó)家的設(shè)備，必須要通過(guò)其對(duì)應(yīng)的電磁兼容測(cè)試認(rèn)證，而輻射的源頭一般是整機(jī)中的晶振或者CLOCKBUFFER。

伴隨著服務(wù)器CPU性能的提升，相關(guān)的PCIE設(shè)備的工作頻率也一直在提升，例如當(dāng)前最新的PCIE協(xié)議，已經(jīng)要求支持PCIE設(shè)備，這樣導(dǎo)致服務(wù)器整機(jī)中會(huì)使用越來(lái)越高速的時(shí)鐘信號(hào)，由于PCIE設(shè)備增多，經(jīng)常會(huì)使用CLOCK BUFFER芯片來(lái)對(duì)晶振提供的clock進(jìn)行擴(kuò)容和增強(qiáng)。一顆100MHz CLOCK BUFFER芯片，可以被簡(jiǎn)單擴(kuò)展出8路以上的100MHz時(shí)鐘，提供給每個(gè)PCIE設(shè)備，但在實(shí)際應(yīng)用中，并不是所有的PCIE設(shè)備都會(huì)被使用，這樣一根根的未被使用的100Mhz CLK走線形成天線，將100MHz振動(dòng)產(chǎn)生的信號(hào)輻射出去形成電磁輻射。

發(fā)明內(nèi)容

為解決上述問(wèn)題，本發(fā)明提供一種服務(wù)器整機(jī)降低電磁輻射的控制方法、裝置及程序。

本發(fā)明提供一種服務(wù)器整機(jī)降低電磁輻射的控制方法，應(yīng)用在連接到第一CLOCKBUFFER可控時(shí)鐘輸出通道的PCIE設(shè)備，包括：

對(duì)于任一所述PCIE設(shè)備在開(kāi)機(jī)后就需要時(shí)鐘信號(hào)，則向控制該P(yáng)CIE設(shè)備的時(shí)鐘輸出通道的所述第一CLOCK BUFFER的vOE#端口輸入控制信號(hào)使時(shí)鐘通道的使能端口設(shè)置輸入低電平；

對(duì)于根據(jù)需求使用的所述PCIE設(shè)備，由控制芯片獲取PCIE設(shè)備的在位狀態(tài)，由所述控制芯片根據(jù)所述在位狀態(tài)生成時(shí)鐘信號(hào)通道的控制信號(hào)，所述控制芯片將時(shí)鐘信號(hào)通道的控制信號(hào)發(fā)送給所述第一CLOCK BUFFER的vOE#端口，當(dāng)PCIE設(shè)備在位時(shí)，所述控制芯片向所述第一CLOCK BUFFER的vOE#端口的輸入信號(hào)使得時(shí)鐘通道的使能端口輸入低電平，當(dāng)PCIE設(shè)備不在位時(shí)，所述控制芯片向所述第一CLOCK BUFFER的vOE#端口輸入控制信號(hào)使得時(shí)鐘通道的使能端口輸入高電平。

優(yōu)選地，PCIE設(shè)備存在在位信號(hào)端口時(shí)，將在位信號(hào)端口連接所述控制芯片的IO端口，所述控制芯片根據(jù)所述PCIE設(shè)備發(fā)出的在位信號(hào)判斷所述PCIE設(shè)備的在位狀態(tài)。

優(yōu)選地，對(duì)于未設(shè)置在位信號(hào)端口的PCIE設(shè)備，在PCIE設(shè)備的ROM中保存唯一的識(shí)別碼，通過(guò)所述控制芯片輪詢掃描以獲取所述識(shí)別碼，并根據(jù)是否獲取所述識(shí)別碼判斷所述PCIE設(shè)備的在位狀態(tài)，如果獲取所述識(shí)別碼，則說(shuō)明PCIE設(shè)備在位，如果未獲取識(shí)別碼，則說(shuō)明PCIE設(shè)備不在位。