[發明專利]包括豎直存儲結構的半導體器件

在審

• 申請號: 202011235699.1
• 申請日: 2020-11-06
• 公開（公告）號: CN112786617A
• 公開（公告）日: 2021-05-11
• 發明（設計）人: 李載德;尹壯根;權東輝
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11582
• 分類號: H01L27/11582;H01L27/11565
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

1.一種半導體器件，包括：

下部結構；

多個分離結構，設置在所述下部結構上并在與所述下部結構的上表面平行的第一方向上彼此間隔開；

豎直存儲結構，設置在所述多個分離結構的相鄰的分離結構之間，所述豎直存儲結構包括核心區域、溝道半導體結構和數據存儲結構；

堆疊結構，設置在所述下部結構上；

所述堆疊結構包括第一堆疊結構和第二堆疊結構，所述第一堆疊結構和所述第二堆疊結構在第二方向上通過所述多個分離結構和所述豎直存儲結構彼此間隔開，所述第二方向平行于所述下部結構的上表面并且垂直于所述第一方向；

所述第一堆疊結構和所述第二堆疊結構中的每一個包括交替地重復堆疊在所述下部結構上的多個層間絕緣層和多個柵極層；

所述溝道半導體結構包括：第一溝道半導體層，沿所述第二方向設置在所述核心區域和所述第一堆疊結構之間；以及第二溝道半導體層，沿所述第二方向設置在所述核心區域和所述第二堆疊結構之間；

所述數據存儲結構包括：第一數據存儲結構，沿所述第二方向設置在所述第一堆疊結構和所述第一溝道半導體層之間；以及第二數據存儲結構，沿所述第二方向設置在所述第二堆疊結構和所述第二溝道半導體層之間；

所述第一數據存儲結構和所述第二數據存儲結構中的每一個包括第一電介質層、第二電介質層以及設置在所述第一電介質層和所述第二電介質層之間的數據存儲層；以及

所述第一堆疊結構和所述第二堆疊結構的面向所述豎直存儲結構的側表面在由所述第一方向和所述第二方向限定的第一平面圖中是凹的。

2.根據權利要求1所述的半導體器件，其中，所述核心區域的面向所述溝道半導體結構的側表面在所述第一平面圖中是凸的。

3.根據權利要求2所述的半導體器件，其中，所述核心區域的面向所述分離結構的側表面在所述第一平面圖中是凹的。

4.根據權利要求2所述的半導體器件，其中，所述核心區域的面向所述分離結構的側表面具有在所述第一平面圖中彼此平行的線形狀。

5.根據權利要求1所述的半導體器件，其中，在所述第一平面圖中，在所述第一數據存儲結構和所述第一溝道半導體層之間的界面表面的長度大于在所述第一溝道半導體層和所述核心區域之間的界面表面的長度。

6.根據權利要求1所述的半導體器件，其中，在所述第一平面圖中，在所述第一數據存儲結構和所述第一堆疊結構之間的界面表面的長度大于在所述第一數據存儲結構和所述第一溝道半導體層之間的界面表面的長度。

7.根據權利要求1所述的半導體器件，其中：

每個分離結構包括下部和設置在所述下部上的上部；以及

所述下部的寬度大于所述上部的寬度。

8.根據權利要求1所述的半導體器件，還包括：

設置在所述豎直存儲結構上的接觸插塞，所述接觸插塞被配置為電連接到所述第一溝道半導體層和所述第二溝道半導體層；以及

在所述接觸插塞上的導線，所述導線被配置為電連接到所述接觸插塞。

9.根據權利要求1所述的半導體器件，還包括：

第一焊盤，設置在所述豎直存儲結構上，所述第一焊盤被配置為電連接到所述第一溝道半導體層；

第二焊盤，設置在所述豎直存儲結構上，所述第二焊盤被配置為電連接到所述第二溝道半導體層；

接觸插塞，設置在所述第一焊盤上，所述接觸插塞被配置為電連接到所述第一焊盤；以及

導線，設置在所述接觸插塞上，所述導線被配置為電連接到所述接觸插塞。

10.根據權利要求9所述的半導體器件，其中：

所述溝道半導體結構從所述第一溝道半導體層和所述第二溝道半導體層在所述核心區域和所述下部結構之間延伸；以及

所述數據存儲結構從所述第一數據存儲結構和所述第二數據存儲結構在所述溝道半導體結構和所述下部結構之間延伸。