[發明專利]一種通信芯片及數據處理方法

在審

• 申請號: 202011233275.1
• 申請日: 2020-11-06
• 公開（公告）號: CN114448560A
• 公開（公告）日: 2022-05-06
• 發明（設計）人: 丁瑞香
• 申請（專利權）人: 深圳市中興微電子技術有限公司
• 主分類號: H04L1/00
• 分類號: H04L1/00
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 潘登

1.一種通信芯片，其特征在于，包括：多個同步模塊、一套緩存模塊和多個對齊模塊；

其中，所述同步模塊，被設置為接收對應通道的數據，并對接收的所述數據進行同步，并將同步后的數據存入所述緩存模塊；

所述緩存模塊包括多個先入先出隊列FIFO；所述FIFO，被設置為緩存對應同步模塊輸出的同步后的數據；

所述對齊模塊，被設置為將所述緩存模塊中的對應通道同步后的數據進行對齊，并將對齊的數據合并輸出。

2.根據權利要求1所述的通信芯片，其特征在于，多個對齊模塊輸出數據的速率不完全相同。

3.根據權利要求1所述的通信芯片，其特征在于，所述同步模塊的數量為8個，所述對齊模塊的數量為7個；所述FIFO的數量為8個。

4.根據權利要求3所述的通信芯片，其特征在于，所述多個對齊模塊包括4個第一對齊模塊，2個第二對齊模塊和1個第三對齊模塊；

其中，所述第一對齊模塊，被設置為將兩個FIFO對應緩存的兩條通道同步后的數據進行對齊，并將所述兩條通道同步后的數據合并輸出；

所述第二對齊模塊，被設置將4個FIFO對應緩存的4條通道同步后的數據進行對齊，并將所述4條通道同步后的數據合并輸出；

所述第三對齊模塊，被設置為將8個FIFO對應緩存的8條通道同步后的數據進行對齊，并將所述8條通道同步后的數據進行合并輸出。

5.一種數據處理方法，其特征在于，所述方法應用于如權利要求1-4任一項所述的通信芯片，所述方法包括：

通過同步模塊接收對應通道上的數據，并對接收的所述數據進行同步，并將同步后的數據存入緩存模塊；

通過所述緩存模塊中的每個先入先出隊列FIFO緩存對應同步模塊輸出的同步后的數據；

通過多個對齊模塊中的至少一個對齊模塊，將所述緩存模塊中的所有通道同步后的數據進行對齊，并將對齊的數據合并輸出。

6.根據權利要求5所述的方法，其特征在于，所述方法還包括：

通過所述同步模塊將同步狀態信息以及通道標識發送給配置速率對應的對齊模塊；

在所述緩存模塊緩存與配置速率對應的全部通道同步后的數據的情況下，向所述配置速率對應的對齊模塊發送通知消息；

所述將所述緩存模塊中的所有通道同步后的數據進行對齊，并將對齊的數據合并輸出，包括：

在接收到所述同步狀態信息以及所述通知消息的情況下，讀取所述緩存模塊中FIFO緩存的對應通道的同步后的數據，并基于所述通道標識將讀取的數據進行排列并輸出。

7.根據權利要求5所述的方法，其特征在于，

在配置速率為一個通道的數據速率的情況下，通過每個所述同步模塊接收對應通道上的數據，并對接收的所述數據進行同步，并將同步后的數據發送至下游的接收側。

8.根據權利要求5或6所述的方法，其特征在于，

在配置速率為兩條通道的數據速率之和，且多個對齊模塊分別對應接收8條通道上的數據的情況下，

通過多個對齊模塊中的至少一個對齊模塊，將所述緩存模塊中的所有通道同步后的數據進行對齊，并將對齊的數據合并輸出，包括：

通過4個第一對齊模塊，將緩存模塊中8個FIFO對應緩存的8條通道同步后的數據進行對齊，并將對齊的數據合并輸出；

其中，每個第一對齊模塊，被設置為將緩存模塊中兩個FIFO對應緩存的兩道通道同步后的數據進行對齊，并將所述兩條通道同步后的數據合并輸出。