[發明專利]電阻場板電導調制場效應MOS器件及其制備方法

有效

• 申請號: 202011232183.1
• 申請日: 2020-11-06
• 公開（公告）號: CN112349785B
• 公開（公告）日: 2022-02-08
• 發明（設計）人: 譚開洲;肖添;張嘉浩;楊永暉;李孝權;王鵬飛;裴穎;李光波;蔣和全;張培健;邱盛;陳良;崔偉
• 申請（專利權）人: 中國電子科技集團公司第二十四研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336;H01L29/40
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 李鐵

本發明提供了一種電阻場板電導調制場效應MOS器件及其制備方法，本發明提供的電阻場板電導調制場效應MOS器件，在槽柵MOS器件的基礎上，于漂移區中增設一個同時與槽柵結構和漏極結構電連接的半絕緣電阻場板，在槽柵結構控制MOS溝道的通斷的同時，通過半絕緣電阻場板調節漂移區中的雜質濃度，進而調制導通態漂移區電導和截止態高壓阻斷電場分布，可以獲得更低的導通電阻特性；同時，本發明提供的電阻場板電導調制場效應MOS器件制備方法，在工藝上采用了基于深槽刻蝕的現代2.5維立體加工工藝，利于結構小型化設計和高密度化設計，更適應現代集成半導體器件More than Moore(超越摩爾)的發展方向。

技術領域

本發明屬于半導體器件及集成電路技術領域，尤其是涉及一種電阻場板電導調制場效應MOS器件及其制備方法。

背景技術

半導體器件，尤其是高壓硅功率器件，其承受耐壓的漂移區擊穿電壓和導通電阻的優化設計是互相影響和相互矛盾的，獲得高擊穿電壓一般就很難獲得低的導通電阻，當然這不包括承受耐壓的漂移區在器件導通時存在少子或非平衡雙載流子大注入調制的情況，如絕緣柵雙極型晶體管(IGBT)、P-I-N二極管(PIN)和門控晶閘管(GTO)等器件。一般在300V以上的高壓半導體硅器件中，有一部分導通電阻都由該器件高壓漂移區占據，這種情況隨著工作電壓的增加也越來越嚴重，這就是非少子調制型功率器件最著名的擊穿電壓2.5次方與漂移區導通電阻成正比的硅理論限制。

為了降低高壓情況下非少子調制型功率器件漂移區導通電阻，近十幾年來，業界針對傳統的器件元胞結構提出了一些在保持擊穿電壓不變條件下降低導通電阻的方法和器件元胞結構，最著名的是基于半導體PN結RESURF二維電場原理和電荷平衡原則改進的超結(Super Junction)結構的器件。

目前已知的超結或者類似超結效果的結構有三類：第一類是基于PN結的結構；第二類是在第一類PN結結構基礎上，替換其中的P型或N型區為極高介電常數介質材料，此極高介電常數介質材料可以包括沿替換P型或N型區界面一層薄的普通常用介電常數介質材料；第三類也是在第一類PN結結構基礎上，替換其中的P型或N型區為沿替換P型或N型區界面一層薄的普通常用介電常數介質材料及半絕緣材料層結構，起到電阻場板作用的結構。

但是，第二類類似超結效果的結構還沒有大的研究進展，無論是高介電常數介質材料方案還是半絕緣材料層結構都還沒有實驗結果或者具體的實現方案，如何在現有超結結構的基礎上實現高耐壓和更低導通電阻的高壓硅功率器件如MOS器件是目前急需解決的問題。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種電阻場板電導調制場效應MOS器件的技術方案，用于解決上述技術問題。

為實現上述目的及其他相關目的，本發明提供一種電阻場板電導調制場效應MOS器件，包括：

襯底；

外延層，設置在所述襯底上；

MOS源極區，設置在所述外延層中且位于所述外延層的頂部；

MOS溝道區，設置在所述外延層中且位于所述MOS源極區之下；

槽柵結構，設置在所述外延層的頂部，且垂直覆蓋所述MOS源極區與所述MOS溝道區；

半絕緣電阻場板結構，設置在所述外延層中且與所述襯底電連接，位于所述槽柵結構之下且與所述槽柵結構電連接；

其中，所述外延層中形成有溝槽，所述溝槽垂直穿過所述MOS源極區、所述MOS溝道區以及所述外延層至所述襯底；所述半絕緣電阻場板結構和所述槽柵結構沿著所述溝槽的底部到頂部方向依次設置在所述溝槽中；