[發明專利]時鐘信號生成裝置及方法

在審

• 申請號: 202011229444.4
• 申請日: 2020-11-06
• 公開（公告）號: CN113114228A
• 公開（公告）日: 2021-07-13
• 發明（設計）人: 金動昊;盧吉成
• 申請（專利權）人: 美格納半導體有限公司
• 主分類號: H03L7/085
• 分類號: H03L7/085;H03L7/099
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 陳煒;李德山

1.一種時鐘信號生成裝置，包括：

時鐘延遲電路，所述時鐘延遲電路被配置成接收參考時鐘信號并且通過使用所述參考時鐘信號來生成N個延遲時鐘信號，其中，N是大于或等于2的自然數；以及

輸出電路，所述輸出電路被配置成接收所述N個延遲時鐘信號，并且輸出所述N個延遲時鐘信號中的至少一部分延遲時鐘信號作為輸出時鐘信號，

其中，所述至少一部分延遲時鐘信號中的、在時間上較晚輸出的延遲時鐘信號的相位延遲大于或等于在時間上較早輸出的延遲時鐘信號的相位延遲，

并且其中，所述輸出時鐘信號的周期大于或等于所述參考時鐘信號的周期。

2.根據權利要求1所述的裝置，其中，所述時鐘延遲電路包括串聯連接的N個子時鐘延遲電路。

3.根據權利要求1所述的裝置，其中，所述輸出電路被配置成僅輸出所述至少一部分延遲時鐘信號中的、具有大于或等于0并且小于2π的相位延遲的延遲時鐘信號。

4.根據權利要求3所述的裝置，其中，所述輸出電路被配置成響應于要被輸出的延遲時鐘信號具有超過2π的相位延遲，而輸出所述參考時鐘信號以代替要被輸出的延遲時鐘信號。

5.根據權利要求1所述的裝置，還包括相位連接電路，所述相位連接電路被配置成識別所述N個延遲時鐘信號中具有超過2π的相位延遲的延遲時鐘信號，并且根據識別結果生成參考標識符。

6.根據權利要求5所述的裝置，其中，所述輸出電路被配置成基于所述參考標識符，僅輸出所述至少一部分延遲時鐘信號中的、具有大于或等于0并且小于2π的相位延遲的延遲時鐘信號。

7.根據權利要求1所述的裝置，其中，所述輸出電路包括：

存儲器，所述存儲器包括用于識別所述至少一部分延遲時鐘信號的配置文件；以及

輸出模塊，所述輸出模塊被配置成通過使用包括在所述配置文件中的標識符，從所述N個延遲時鐘信號中選擇所述至少一部分延遲時鐘信號。

8.根據權利要求7所述的裝置，其中，所述輸出模塊被配置成生成計數值，通過使用所述配置文件來讀取與所述計數值對應的標識符，并且通過使用所述標識符來選擇所述至少一部分延遲時鐘信號。

9.根據權利要求1所述的裝置，還包括補償電路，所述補償電路被配置成響應于所述輸出時鐘信號的周期小于所述參考時鐘信號的周期而生成補償值，使得所述輸出時鐘信號對應于所述參考時鐘信號。

10.一種時鐘信號生成裝置，包括：

時鐘延遲電路，所述時鐘延遲電路配置成接收參考時鐘信號并且通過將所述參考時鐘信號順序地延遲來生成N個延遲時鐘信號，其中，N是大于或等于2的自然數；以及

輸出電路，所述輸出電路被配置成接收所述N個延遲時鐘信號，從所述N個延遲時鐘信號和所述參考時鐘信號中選擇部分時鐘信號，并且按照從最小相位延遲到最大相位延遲的順序輸出所選擇的部分時鐘信號作為輸出時鐘信號，

其中，所述輸出時鐘信號的周期大于或等于所述參考時鐘信號的周期。

11.根據權利要求10所述的裝置，還包括相位連接電路，所述相位連接電路被配置成檢測所述N個延遲時鐘信號的相位，并且生成用于識別所述N個延遲時鐘信號中具有超過2π的相位延遲的延遲時鐘信號的參考標識符。

12.根據權利要求11所述的裝置，其中，所述輸出電路基于所述參考標識符，僅輸出所述部分時鐘信號中的、具有大于或等于0并且小于2π的相位延遲的時鐘信號。

13.根據權利要求11所述的裝置，其中，所述輸出電路被配置成基于所述參考標識符，輸出所述參考時鐘信號或所述部分時鐘信號中具有小的相位延遲的第一時鐘信號，以代替所述部分時鐘信號中具有超過2π的相位延遲的時鐘信號。