[發(fā)明專利]射頻SOI結(jié)構(gòu)及其制備方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202011228137.4
• 申請(qǐng)日: 2020-11-06
• 公開(kāi)（公告）號(hào): CN112038284B
• 公開(kāi)（公告）日: 2021-06-22
• 發(fā)明（設(shè)計(jì)）人: 戴彬;劉海彬;向可強(qiáng);班桂春;劉森
• 申請(qǐng)（專利權(quán)）人: 微龕（廣州）半導(dǎo)體有限公司
• 主分類號(hào): H01L21/762
• 分類號(hào): H01L21/762;H01L27/12
• 代理公司: 上海光華專利事務(wù)所(普通合伙) 31219
• 代理人: 佟婷婷

本發(fā)明提供一種射頻SOI結(jié)構(gòu)及其制備方法，制備方法包括：提供第一SOI晶圓和第二SOI晶圓，對(duì)二者進(jìn)行處理并鍵合得到雙埋氧隔離SOI結(jié)構(gòu)，制備第一隔離隔離結(jié)構(gòu)、金屬接觸結(jié)構(gòu)和第二隔離結(jié)構(gòu)，形成射頻模塊、模擬模塊及數(shù)字模塊，模擬模塊與數(shù)字模塊之間形成有第一隔離結(jié)構(gòu)，射頻模塊與模擬模塊之間以及射頻模塊與所數(shù)字模塊之間形成有第一隔離結(jié)構(gòu)和第二隔離結(jié)構(gòu)。本發(fā)明利用雙埋氧隔離SOI結(jié)構(gòu)，可降低襯底耦合噪聲和電路間串?dāng)_；可實(shí)現(xiàn)射頻、模擬和數(shù)字電路的集成；利用鍵合金屬和緩沖層制造雙埋氧隔離SOI，可實(shí)現(xiàn)低溫鍵合，減小雜質(zhì)污染；中間金屬層可靈活進(jìn)行不同電路的背偏壓調(diào)節(jié)，從而實(shí)現(xiàn)不同頻率的調(diào)制，最大化系統(tǒng)性能。

技術(shù)領(lǐng)域

本發(fā)明屬于射頻集成電路領(lǐng)域，特別是涉及一種射頻SOI結(jié)構(gòu)及其制備方法。

背景技術(shù)

隨著片上系統(tǒng)芯片的發(fā)展，高頻射頻（RadioFrequency，RF）、高精度模擬以及高速數(shù)字芯片將集成在一塊襯底上，以便實(shí)現(xiàn)提高性能和降低功耗。

SoC（System On Chip）設(shè)計(jì)最大的挑戰(zhàn)之一是片上子電路模塊間的噪聲耦合。對(duì)于混合信號(hào)的芯片來(lái)說(shuō)，共同的襯底和電源線將導(dǎo)致敏感的模擬/RF電路與高頻、寬擺幅的數(shù)字電路之間產(chǎn)生噪聲耦合，從而導(dǎo)致整塊芯片性能下降。共享的硅襯底是不可忽視的噪聲媒介，主要表現(xiàn)在：1）數(shù)字狀態(tài)的轉(zhuǎn)換會(huì)引起下層電壓波動(dòng)，并通過(guò)襯底擴(kuò)散，引起模擬/射頻電路敏感結(jié)點(diǎn)襯底電壓波動(dòng)；2）高頻/高壓模擬輸出和模擬/射頻敏感器件之間串?dāng)_也會(huì)通過(guò)襯底耦合；3）注入襯底的漏電流會(huì)引起RF電路的功率損耗。隨著晶體管尺寸的縮小，襯底噪聲耦合的影響越來(lái)越大，嚴(yán)重限制了SoC芯片的時(shí)鐘頻率和精度。

為了解決襯底噪聲問(wèn)題，同時(shí)降低襯底電感損耗，高阻絕緣層上硅（Silicon-on-Insulator，SOI）被用來(lái)制造射頻集成電路。然而，隨著電路頻率和精度的提升，高阻SOI也難以滿足要求。為此，一種埋氧層下富含缺陷的SOI晶圓被提出，旨在促進(jìn)襯底電流復(fù)合減少電路間串?dāng)_和襯底噪聲。然而，這種富含缺陷的SOI晶圓制造成本高昂，且難以高效解決數(shù)字電路、模擬電路和射頻電路集成問(wèn)題。

因此，如何提供一種射頻SOI結(jié)構(gòu)以解決現(xiàn)有技術(shù)中的上述問(wèn)題實(shí)屬必要。

發(fā)明內(nèi)容

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種射頻SOI結(jié)構(gòu)及其制備方法，用于解決現(xiàn)有技術(shù)中難以有效實(shí)現(xiàn)數(shù)字電路、模擬電路和射頻電路集成等的問(wèn)題。

為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種射頻SOI結(jié)構(gòu)的制備方法，所述制備方法包括如下步驟：

提供第一SOI晶圓及第二SOI晶圓，所述第一SOI晶圓包括第一底層硅、第一埋氧層、第一頂層硅，所述第二SOI晶圓包括第二底層硅、第二埋氧層、第二頂層硅；

去除所述第一SOI晶圓的第一底層硅，并去除所述第二SOI晶圓的第二頂層硅；

基于顯露的所述第一埋氧層和所述第二埋氧層將所述第一SOI晶圓和所述第二SOI晶圓鍵合，且在所述第一SOI晶圓和所述第二SOI晶圓之間形成中間硅層及金屬層；

自鍵合結(jié)構(gòu)的所述第一頂層硅一側(cè)制備若干個(gè)第一隔離結(jié)構(gòu)，所述第一隔離結(jié)構(gòu)至少延伸至所述中間硅層底部；

在所述鍵合結(jié)構(gòu)中制備若干個(gè)金屬接觸結(jié)構(gòu)，所述金屬接觸結(jié)構(gòu)自所述第一頂層硅延伸至所述金屬層上，并與所述金屬層電連接；

在所述第一頂層硅中制備若干個(gè)貫穿所述第一頂層硅的第二隔離結(jié)構(gòu)；

在所述第一頂層硅中形成射頻模塊、模擬模塊以及數(shù)字模塊，其中，所述模擬模塊與所述數(shù)字模塊之間至少形成有所述第一隔離結(jié)構(gòu)，所述射頻模塊與所述模擬模塊之間以及所述射頻模塊與所述數(shù)字模塊之間形成有所述第一隔離結(jié)構(gòu)和所述第二隔離結(jié)構(gòu)。