[發明專利]防止容錯系統通道鎖死的防互鎖電路和多余度容錯系統

有效

• 申請號: 202011226852.4
• 申請日: 2020-11-05
• 公開（公告）號: CN112379617B
• 公開（公告）日: 2022-03-15
• 發明（設計）人: 安書董;鄭久壽;李亞鋒;康曉東;李明;白晨
• 申請（專利權）人: 中國航空工業集團公司西安航空計算技術研究所
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 中國航空專利中心 11008
• 代理人: 張昕

1.一種防止多余度容錯系統通道間鎖死的防互鎖電路，其特征在于，包括：監控結果判決子電路、延遲子電路、抗噪子電路；

所述監控結果判決子電路包括信號綜合模塊和第一比較器，信號綜合模塊用于將監控模塊輸入的多路監控信號進行綜合判決后，向第一比較器輸出判決信號，使得第一比較器根據基準源和輸入的判決信號，輸出判決結果；

所述延遲子電路，用于對第一比較器輸出的判決結果進行延遲處理，從而向抗噪子電路輸出延遲判決信號；

其中，所述延遲子電路包括：與第一比較器的輸出端相連的第一電阻R1，以及連接到第一電阻R1另一端的第一電容C1和第二電阻R2，第二電阻R2的另一端連接到參考源，第一電容C1的另一端接地；

所述延遲子電路對判決信號的延遲時間為：

其中，Tr為判決信號到延遲判決信號的延遲時間；

Voh為第一電容C1可充電的最大電壓值；

Vol為第一電容C1上的初始電壓值；

Vt₊為延遲判決信號的翻轉電壓值。

2.根據權利要求1所述的一種防止多余度容錯系統通道間鎖死的防互鎖電路，其特征在于，還包括：所述第一比較器的基準源，包括：串聯的第三電阻R3和第四電阻R4，第三電阻R3連接到參考源，第四電阻R4接地。

3.根據權利要求2所述的一種防止多余度容錯系統通道間鎖死的防互鎖電路，其特征在于，所述抗噪子電路為反向滯回比較電路，包括：第五電阻R5、第二比較器和反饋電阻R6；

第五電阻R5的一端連接到第三電阻R3與第四電阻R4之間，另一端連接到第二比較器的正向輸入端和反饋電阻R6的一端，第二比較器反向輸入端連接到第一電阻R1另一端，反饋電阻R6的另一端連接到第二比較器的輸出端。

4.根據權利要求1～3中任一項所述的一種防止多余度容錯系統通道間鎖死的防互鎖電路，其特征在于，所述抗噪子電路的輸出包括電源延遲判決信號PSV_DLY，所述防互鎖電路還包括：通道故障邏輯模塊；

所述通道故障邏輯模塊，用于根據本通道輸入的電源有效信號PSV及電源延遲判決信號PSV_DL、看門狗監控信號WDV、本通道自監控信號CPUV和另一通道有效信號CHV_FX，最終輸出本通道的有效信號LCHV。

5.一種防互鎖多余度容錯系統，其特征在于，包括：兩個通道，每個通道中設置有如權利要求1到4中任一項所述的防止多余度容錯系統通道間鎖死的防互鎖電路；

每個通道中的防互鎖電路，用于根據本通道輸入的電源有效信號PSV、電源延遲判決信號PSV_DL、看門狗監控信號WDV、本通道自監控信號CPUV和另一通道有效信號CHV_FX，最終輸出本通道的有效信號LCHV；其中，另一通道有效信號CHV_FX為另一通道中的防互鎖電路輸出的。

6.根據權利要求5所述的一種防互鎖多余度容錯系統，其特征在于，每個通道中還包括：通道故障邏輯復位模塊；

所述通道故障邏輯復位模塊，用于根據輸入的電源延遲判決信號PSV_DL或通道故障邏輯復位信號CFL_RES，對輸出的本通道的有效信號LCHV進行復位。