[發明專利]半導體器件及其制造方法

有效

• 申請號: 202011225220.6
• 申請日: 2020-11-05
• 公開（公告）號: CN112349784B
• 公開（公告）日: 2022-07-29
• 發明（設計）人: 程亞杰
• 申請（專利權）人: 武漢新芯集成電路制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336;H01L29/06
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明提供了一種半導體器件及其制造方法，所述半導體器件包括：襯底，包括自下向上依次形成的下層襯底、絕緣埋層和上層襯底，所述上層襯底包括體接觸區和器件有源區；柵介質層，形成于所述上層襯底上，所述柵介質層從所述器件有源區上延伸至所述體接觸區上；以及，柵極層，至少形成于所述柵介質層上，且位于所述體接觸區上方的所述柵極層的面積大于位于所述體接觸區上方的所述柵介質層的面積。本發明的技術方案使得在對體區和源極區/漏極區之間實現隔離的同時，也使得寄生電容得到減小，從而使得截止頻率得到提高。

技術領域

本發明涉及半導體集成電路制造領域，特別涉及一種半導體器件及其制造方法。

背景技術

絕緣體上硅(SOI)結構包含下層硅襯底、絕緣埋層和上層硅襯底，與常規的硅襯底相比有諸多優點，例如：消除了閂鎖效應、減小了器件的短溝道效應以及改善了抗輻照能力等，使得其廣泛應用于射頻、高壓以及抗輻照等領域。

例如，目前已經將絕緣體上硅技術應用于射頻領域(例如射頻開關器件)，而截止頻率是射頻絕緣體上硅(RF-SOI)器件的最重要的參數之一。其中，實現最大截止頻率的條件是輸入電流I_in等于輸出電流I_out，即柵極電流I_GT等于漏極電流I_drain。

對于射頻絕緣體上硅器件來說，如何抑制浮體效應，一直是SOI器件研究的熱點之一。針對浮體效應的解決措施其中之一是采用體接觸的方式使體區中積累的空穴得到釋放，體接觸就是在絕緣埋層上方、上層硅底部處于電學浮空狀態的體區和外部相接觸，使得空穴不在該區積累。但是，這樣會導致體接觸區的位于柵極下方的部分成為一個體接觸寄生區，體接觸寄生區與其上方的柵氧層(材質為氧化硅等相對介電常數較高的材料或者具有高介電常數(HiK)的材料)和柵極形成寄生電容，此寄生電容會導致柵極電流I_GT增大，但是對漏極電流I_drain幾乎沒有提升，從而導致射頻絕緣體上硅器件的截止頻率降低。

因此，如何降低寄生電容，以提高射頻絕緣體上硅器件的截止頻率是目前亟需解決的問題。

發明內容

本發明的目的在于提供一種半導體器件及其制造方法，使得在對體區和源極區/漏極區之間實現隔離的同時，也使得寄生電容得到減小，從而使得截止頻率得到提高。

為實現上述目的，本發明提供了一種半導體器件，包括：

襯底，包括自下向上依次形成的下層襯底、絕緣埋層和上層襯底，所述上層襯底包括體接觸區和器件有源區；

柵介質層，形成于所述上層襯底上，所述柵介質層從所述器件有源區上延伸至所述體接觸區上；以及，

柵極層，至少形成于所述柵介質層上，且位于所述體接觸區上方的所述柵極層的面積大于位于所述體接觸區上方的所述柵介質層的面積。

可選的，所述絕緣埋層上形成有淺溝槽隔離結構，所述淺溝槽隔離結構包圍所述體接觸區和所述器件有源區。

可選的，所述體接觸區位于所述器件有源區的一側，所述柵極層從所述器件有源區上延伸至所述器件有源區的背向所述體接觸區一側的所述淺溝槽隔離結構上，且所述柵極層還從所述體接觸區上延伸至所述體接觸區兩側的所述淺溝槽隔離結構上。

可選的，所述柵極層的形狀為長方形，所述柵極層的一端從所述體接觸區上延伸至所述體接觸區兩側的所述淺溝槽隔離結構上，所述柵極層的另一端從所述器件有源區上延伸至所述器件有源區的背向所述體接觸區一側的所述淺溝槽隔離結構上；所述柵極層的形狀為T型，T型的“|”部位的一端從所述體接觸區上延伸至所述體接觸區兩側的所述淺溝槽隔離結構上，T型的“|”部位的另一端從所述器件有源區上延伸至所述器件有源區的背向所述體接觸區一側的所述淺溝槽隔離結構上，T型的“―”部位位于所述器件有源區的背向所述體接觸區一側的所述淺溝槽隔離結構上。