[發(fā)明專利]一種FPGA程序遠(yuǎn)程升級中Flash數(shù)據(jù)的壓縮存儲方法

在審

• 申請?zhí)枺?/td>: 202011217362.8
• 申請日: 2020-11-04
• 公開（公告）號: CN114443080A
• 公開（公告）日: 2022-05-06
• 發(fā)明（設(shè)計）人: 胡四全;董朝陽;樊宏偉;俎立峰;吉攀攀;馬太虎;樊大帥;慕小樂;周輝;馬俊杰;柴衛(wèi)強(qiáng);張振興;冉賢賢;羅鵬
• 申請（專利權(quán)）人: 許繼集團(tuán)有限公司;許繼電氣股份有限公司
• 主分類號: G06F8/65
• 分類號: G06F8/65;G06F9/4401
• 代理公司: 北京中創(chuàng)云知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11837
• 代理人: 肖佳

一種FPGA程序遠(yuǎn)程升級中Flash數(shù)據(jù)的壓縮存儲方法，該方法將遠(yuǎn)程升級的引導(dǎo)程序生成壓縮的目標(biāo)文件，將其存儲在Flash存儲空間靠前的地址區(qū)間，剩余空間填充無效數(shù)據(jù)；將遠(yuǎn)程升級的應(yīng)用程序生成壓縮的目標(biāo)文件，將其存儲在同一Flash存儲空間靠后的地址區(qū)間。本發(fā)明提出的數(shù)據(jù)壓縮存儲方法，在不影響引導(dǎo)程序和應(yīng)用程序運(yùn)行的基礎(chǔ)上，提出了引導(dǎo)程序和應(yīng)用程序重疊存放的方法，將兩個程序存放在小于2倍FPGA運(yùn)行程序的Flash中；在保證遠(yuǎn)程升級功能正常的基礎(chǔ)上，節(jié)省了Flash成本。

技術(shù)領(lǐng)域

本發(fā)明屬于FPGA應(yīng)用技術(shù)領(lǐng)域，具體涉及一種FPGA程序遠(yuǎn)程升級中Flash數(shù)據(jù)的壓縮存儲方法。

背景技術(shù)

FPGA(Field Programmable Gate Array)，即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。在Intel FPGA的應(yīng)用中，常用的程序下載方式為Jtag或ASP(Active SerialProgramming)方式板級下載。在FPGA數(shù)量較大需要批處理下載程序或遠(yuǎn)距離升級程序時，就地板級升級程序就顯得費(fèi)時費(fèi)力。

在Altera FPGA遠(yuǎn)程升級系統(tǒng)設(shè)計時，要求引導(dǎo)程序和應(yīng)用程序為兩個獨(dú)立的目標(biāo)文件；Flash選擇要求為大于2倍FPGA運(yùn)行程序的Flash，同時增加了成本。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種Altera FPGA程序遠(yuǎn)程升級中Flash數(shù)據(jù)壓縮存儲方法，在不影響引導(dǎo)程序和應(yīng)用程序運(yùn)行的基礎(chǔ)上，提出了引導(dǎo)程序和應(yīng)用程序重疊存放的方法，將兩個程序存放在小于2倍FPGA運(yùn)行程序的Flash中。

為實(shí)現(xiàn)上述目的，本發(fā)明采用下列技術(shù)方案：

一種FPGA程序遠(yuǎn)程升級中Flash數(shù)據(jù)的壓縮存儲方法，包括如下步驟：

將遠(yuǎn)程升級的引導(dǎo)程序生成壓縮的目標(biāo)文件，將其存儲在Flash存儲空間靠前的地址區(qū)間，剩余空間填充無效數(shù)據(jù)；

將遠(yuǎn)程升級的應(yīng)用程序生成壓縮的目標(biāo)文件，將其存儲在同一Flash存儲空間靠后的地址區(qū)間。

進(jìn)一步的，所述引導(dǎo)程序設(shè)置為實(shí)現(xiàn)引導(dǎo)程序功能的最小系統(tǒng)程序。

進(jìn)一步的，所述Flash存儲空間小于FPGA運(yùn)行程序所需存儲空間的2倍。

綜上所述，本發(fā)明提供了一種FPGA程序遠(yuǎn)程升級中Flash數(shù)據(jù)的壓縮存儲方法，該方法將遠(yuǎn)程升級的引導(dǎo)程序生成壓縮的目標(biāo)文件，將其存儲在Flash存儲空間靠前的地址區(qū)間，剩余空間填充無效數(shù)據(jù)；將遠(yuǎn)程升級的應(yīng)用程序生成壓縮的目標(biāo)文件，將其存儲在同一Flash存儲空間靠后的地址區(qū)間。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：

(1)本發(fā)明提出的數(shù)據(jù)壓縮存儲方法，在不影響引導(dǎo)程序和應(yīng)用程序運(yùn)行的基礎(chǔ)上，提出了引導(dǎo)程序和應(yīng)用程序重疊存放的方法，將兩個程序存放在小于2倍FPGA運(yùn)行程序的Flash中；

(2)本發(fā)明提出的數(shù)據(jù)壓縮存儲方法，在保證遠(yuǎn)程升級功能正常的基礎(chǔ)上，節(jié)省了Flash成本。

附圖說明

圖1是本發(fā)明實(shí)施例的壓縮存儲方法的流程示意圖；

圖2是本發(fā)明實(shí)施例的壓縮存儲Flash結(jié)構(gòu)示意圖。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明了，下面結(jié)合具體實(shí)施方式并參照附圖，對本發(fā)明進(jìn)一步詳細(xì)說明。應(yīng)該理解，這些描述只是示例性的，而并非要限制本發(fā)明的范圍。此外，在以下說明中，省略了對公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本發(fā)明的概念。