[發明專利]一種基于FPGA的高精度三級延時系統與方法

有效

• 申請號: 202011215464.6
• 申請日: 2020-11-04
• 公開（公告）號: CN112327694B
• 公開（公告）日: 2022-01-21
• 發明（設計）人: 張敏娟;劉震;王志斌;姚鑫凱;胡將;武鵬飛;岳俊哲
• 申請（專利權）人: 中北大學
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 太原榮信德知識產權代理事務所(特殊普通合伙) 14119
• 代理人: 楊凱;連慧敏

1.一種基于FPGA的高精度三級延時系統，其特征在于：包括精密延時模塊(U1)、細延時模塊(U2)、FPGA模塊(U3)、輸出選擇模塊(U4)、時基放大壓縮模塊(U5)，所述FPGA模塊(U3)分別與精密延時模塊(U1)、細延時模塊(U2)、輸出選擇模塊(U4)連接，所述精密延時模塊(U1)連接有細延時模塊(U2)，所述細延時模塊(U2)連接有輸出選擇模塊(U4)，所述輸出選擇模塊(U4)與時基放大壓縮模塊(U5)連接；所述時基放大壓縮模塊(U5)包括放大模塊的輸入端(IN)、第一三極管(T1)、第二三極管(T2)、第三三極管(T3)、第一電容(C1)、第二電容(C2)、電感(L1)，所述放大模塊的輸入端(IN)連接在第一三極管(T1)的基極上，所述第一三極管(T1)的集電極接地，所述第一三極管(T1)的發射極連接在第二三極管(T2)的基極上，所述第二三極管(T2)的集電極接地，所述第二三極管(T2)的發射極通過第一電容(C1)連接在第三三極管(T3)的基極上，所述第三三極管(T3)的發射極接地，所述第三三極管(T3)的集電極通過第二電容(C2)連接在電感(L1)上，所述第二電容(C2)與電感(L1)之間設有超窄脈寬的輸出端。

2.根據權利要求1所述的一種基于FPGA的高精度三級延時系統，其特征在于：所述精密延時模塊(U1)包括AD1585芯片(101)、數模轉換器(102)、放大器(103)、高精度延時芯片(104)，所述AD1585芯片(101)與數模轉換器(102)連接，所述數模轉換器(102)與放大器(103)連接，所述放大器(103)與高精度延時芯片(104)連接。

3.根據權利要求2所述的一種基于FPGA的高精度三級延時系統，其特征在于：所述高精度延時芯片(104)采用HMC911，所述高精度延時芯片(104)的輸入帶寬為DC～24GHz，所述高精度延時芯片(104)的延時精度為0.1ps。

4.根據權利要求1所述的一種基于FPGA的高精度三級延時系統，其特征在于：所述細延時模塊(U2)采用SY89297U，所述細延時模塊(U2)的延時精度為5ps，所述細延時模塊(U2)延時范圍為5ps～5.115ns。

5.根據權利要求1所述的一種基于FPGA的高精度三級延時系統，其特征在于：所述FPGA模塊(U3)的頻率為200MHz，所述FPGA模塊(U3)的延時精度為5ns。

6.根據權利要求1所述的一種基于FPGA的高精度三級延時系統，其特征在于：所述輸出選擇模塊(U4)采用HMC678LC3C芯片，所述HMC678LC3C芯片為二選一輸出器。

7.根據權利要求1所述的一種基于FPGA的高精度三級延時系統，其特征在于：所述第一三極管(T1)的發射極連接有-5V電壓，所述第二三極管(T2)的發射極連接有-15V電壓，所述第三三極管(T3)的集電極連接有15V電壓。

8.根據權利要求1所述的一種基于FPGA的高精度三級延時系統的延時方法，其特征在于：包括下列步驟：

S1、精密延時模塊將外部信號進行精密延時后輸出給細延時模塊；

S2、細延時模塊處理后經過差分信號轉單端信號后一路輸入給FPGA模塊的一個I/O口，另一路輸入給輸出選擇模塊；

S3、通過FPGA模塊的CARRY4邏輯單元間的固定走線延時進行粗延時處理；

S4、將FPGA模塊輸出的信號輸入到輸出選擇模塊與細延時模塊輸出的信號進行選擇輸出；

S5、將輸出選擇模塊輸出的延時信號輸入到時基放大壓縮模塊進行處理。

9.根據權利要求8所述的一種基于FPGA的高精度三級延時系統的延時方法，其特征在于：所述S1中精密延時模塊將外部信號進行精密延時的方法為：精密延時模塊有AD1585芯片、數模轉換器、放大器、高精度延時芯片構成，實數AD1585芯片為數模轉換器提供一個穩定的5V參考電壓，所述數模轉換器的輸出給到放大器，通過放大器對高精度延時芯片模擬電壓進行微調控制，高精度延時芯片的延時精度是通過模擬電壓進行控制。