[發明專利]A/D轉換器

在審

• 申請號: 202011214467.8
• 申請日: 2020-11-04
• 公開（公告）號: CN112825484A
• 公開（公告）日: 2021-05-21
• 發明（設計）人: 中村邦彥;根塚智裕
• 申請（專利權）人: 株式會社電裝
• 主分類號: H03M1/12
• 分類號: H03M1/12;H03M1/06;H03M1/08
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 鄔少俊

一種A/D轉換器，包括：采樣器(2)，其包括采樣電容器(Cs)并對輸入信號進行采樣；D/A轉換器(6)，其選擇性地輸出模擬電壓；積分器(3)，其對來自采樣器的輸入和來自D/A轉換器的輸入進行積分；多個開關，其包括獨立地將采樣器連接到積分器的第一開關(Ss3)、獨立地將D/A轉換器連接到積分器的第二開關(Sd3)、第三開關(Ss2)和第四開關(Sd2)；量化器(4)，其對積分器的輸出進行量化；控制電路(5)，其基于量化器的輸出來輸出數字值；以及參考電位生成電路(10、20、30)，其通過第三開關向采樣器的積分器側提供第二參考電位(Vcm2)，并且通過第四開關向D/A轉換器的積分器側提供第一參考電位(Vcm1)。

技術領域

本公開涉及一種A/D轉換器。

背景技術

在A/D轉換器中，作為比較示例，存在其中采樣器和D/A轉換器(以下，也稱為DAC)獨立地連接到積分器的A/D轉換器。這種A/D轉換器可以在獨立的定時執行輸入信號的采樣/保持操作和DAC操作。因此，增強了通用性，并且可以執行高性能A/D轉換處理。

在這種情況下，采樣器和DAC可以獨立地操作。因此，當兩個電路都連接到作為參考電位的模擬地并且此后這些電路中的一個被關斷時，或者當這些電路同時關斷并且出現微小的時間差等時，可能整體上導致計算精度的降低。結果，A/D轉換器的性能可能惡化。

相關技術文獻

專利文獻

專利文獻1：JP 2018-133702A

發明內容

本公開的一個示例提供了一種即使在采樣器和DAC獨立時也能夠抑制計算精度降低的A/D轉換器。

根據一個示例性實施例，一種A/D轉換器包括：采樣器，采樣器包括采樣電容器并且對輸入信號進行采樣；D/A轉換器，D/A轉換器根據控制信號選擇性地輸出模擬電壓；積分器，積分器對來自采樣器的輸入和來自D/A轉換器的輸入進行積分；多個開關，多個開關可以包括獨立地將采樣器連接到積分器的第一開關、獨立地將D/A轉換器連接到積分器的第二開關、第三開關、以及第四開關；量化器，量化器可以對積分器的輸出進行量化；控制電路，控制電路可以基于量化器的輸出來輸出數字值；以及參考電位生成電路，參考電位生成電路可以通過第三開關向采樣器的積分器側提供第二參考電位，并且通過第四開關向D/A轉換器的積分器側提供第一參考電位。

采用上面的構造是因為發明人發現參考電位(模擬地)的電位波動為出現降低和劣化的因素。也就是說，設計其中采樣器和DAC(D/A轉換器)獨立的比較示例構造，使得在時序圖上同時關斷連接到一個參考電位的開關中的每一個。然而，在實際的電路操作中，開關不是同時關斷的，并且發生輕微的延遲。

另一方面，同一放大器生成參考電位。因此，在發生這種延遲的情況下，當開關中的一個被關斷時，另一參考電位可能發生波動。因此，例如，在采樣器和DAC的操作中，在DAC計算量方面，開關中的僅一個被關斷的情況的操作不同于兩個開關都被關斷的情況的操作。作為A/D轉換器的性能可能降低。

根據本公開的一個示例，即使在這種情況下，也提供獨立地生成被設置為相同參考電位的第一參考電位和第二參考電位的參考電位生成電路，使得在這兩個操作中，參考電位波動不會由于干擾而發生。因此，可以避免由于開關的開關而引起的參考電位的波動，并且抑制作為A/D轉換器的性能的降低。

附圖說明

從以下參照附圖進行的具體實施方式中，本公開的上述和其他特征和優點將變得更加顯而易見。在附圖中：

圖1是示出第一實施例的電構造圖；

圖2是參考電位生成電路的電構造圖；

圖3是時序圖；

圖4是示出第二實施例的電構造圖；

圖5是示出第三實施例的電構造圖；