[發明專利]一種基于FPGA多通道數據同步電路

在審

• 申請號: 202011206349.2
• 申請日: 2020-11-02
• 公開（公告）號: CN112327693A
• 公開（公告）日: 2021-02-05
• 發明（設計）人: 吳慧濤;陳龍坤;李洪濤
• 申請（專利權）人: 南京理工大學
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于FPGA多通道數據同步電路，其特征在于：由延遲電路、串并轉換電路、比較電路組成。首先延遲電路對N個通道的串行數據進行一定時間的延遲，并且延遲參數可以根據輸入的延遲控制信號進行配置，延遲電路的輸出端與串并轉換電路的輸入端相連。串并轉換電路將串行數據轉換為并行數據，串并轉換電路輸出端連接至比較電路。比較電路先計算各個通道的相位信息，接著計算通道之間的相位差，進而得到不同通道的數據延遲差，然后將各個通道的延遲差通過延遲控制信號連接至延遲電路。延遲電路調整對各個通道的延遲時間，并輸出同步數據，實現多通道數據同步。

2.根據權利要求1所描述的基于FPGA多通道數據同步電路，其特征在于：延遲電路中包含延遲計算模塊和若干個延遲模塊，延遲計算模塊通過輸入的延遲控制信號調整當前各個通道延遲參數，延遲計算模塊的輸出端連接至延遲模塊。延遲模塊包含可編程延遲單元、若干個觸發器和選擇器?？删幊萄舆t單元可以提供小數周期的延遲，觸發器可以提供整數周期的延遲，選擇器可以選擇其中一個觸發器輸出作為延遲電路的輸出。延遲電路可以調節FPGA內部走線延時和物理鏈路延時，進而校準不同通道之間的延時誤差。

3.根據權利要求1所描述的基于FPGA多通道數據同步電路，其特征在于：串并轉換電路包含若干個串并轉換模塊，串并轉換模塊由移位寄存器、數值比較器、FIFO存儲器組成。串并轉換電路將串行數據轉換為并行數據，并且各個數據通道包含數據時鐘信號、幀時鐘信號和數據信號。幀時鐘信號提供串行數據的幀信息，移位寄存器對幀時鐘信號進行延時，數值比較器根據移位寄存器輸出的數據做比較，并輸出對齊信號判斷數據是否對齊。數值比較器根據對齊信號輸出FIFO存儲器寫使能信號，當寫使能信號有效時，將數據寫入FIFO存儲器中，同時FIFO存儲器輸出并行數據。

4.根據權利要求1所描述的基于FPGA多通道數據同步電路，其特征在于：比較電路包含若干個相位計算模塊、相位差計算模塊、延遲計算模塊。相位計算模塊計算各個通道數據的相位信息，相位差計算模塊以第一個通道為基準，計算每個通道與第一個通道相位差。延遲計算模塊根據各個通道與第一個通道的相位差計算對應的延遲時間，并輸出延遲控制信號至延遲電路。延遲電路根據延遲控制信號調整各個通道的延遲參數，最終使得各個通道數據同步。