[發明專利]LDMOS器件及工藝方法

有效

• 申請號: 202011202125.4
• 申請日: 2020-11-02
• 公開（公告）號: CN112117332B
• 公開（公告）日: 2023-08-22
• 發明（設計）人: 許昭昭
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 焦健

本發明公開了一種LDMOS器件，將漂移區和RESURF注入、體區注入放置在第一次柵極多晶硅刻蝕之后，利用多晶硅和柵介質層的阻擋作用，使得高能量的漂移區和低能量的漂移區注入在器件的整個漂移區形成橫向上的非均勻分布，同時使得低能量的漂移區注入不進入到體區。通過以上的結構，可以使得器件的靠近源端的由體區和漂移區形成的結的摻雜分布更緩變，且同時保證器件的靠近漏端的漂移區摻雜濃度而使得器件的導通電阻不受影響，因此可以降低器件的襯底電流，改善器件的HCI效應。

技術領域

本發明涉及半導體集成電路制造領域，特別涉及一種LDMOS器件。本發明還涉及所述LDMOS器件的工藝方法。

背景技術

DMOS(Double-diffused?MOS)由于具有耐高壓，大電流驅動能力和極低功耗等特點，目前廣泛應用在電源管理芯片中。在LDMOS(Lateral?Double-diffused?MOSFET，橫向雙擴散場效應晶體管)器件中，導通電阻R_DSon是一個重要的指標。在BCD(Bipolar-CMOS-DMOS)工藝中，LDMOS雖然與CMOS集成在同一塊芯片中，但由于高擊穿電壓BV(BreakdownVoltage)和低特征導通電阻Rsp(Specific?on-Resistance)之間存在矛盾/折中，往往無法滿足開關管應用的要求。高壓LDMOS既具有分立器件高壓大電流特點，又吸取了低壓集成電路高密度智能邏輯控制的優點，單芯片實現原來多個芯片才能完成的功能，大大縮小了面積，降低了成本，提高了能效，符合現代電力電子器件小型化、智能化、低能耗的發展方向。擊穿電壓和導通電阻是衡量高壓LDMOS器件的關鍵參數。因此在獲得相同擊穿電壓的情況下，應盡量降低Rsp以提高產品的競爭力。

現有的一種LDMOS結構中，如圖1所示，以N型LDMOS器件為例，圖中在P型襯底或者外延層101中具有P型體區107，以及LDMOS器件的漂移區及RESURF層105，漂移區及RESURF層105上方具有場板介質層119,119右側為LDMOS的漏端109，體區109中具有體區的重摻雜引出區110以及與其抵靠的LDMOS器件的源區。

圖中漂移區以及RESURF層105的注入形成是在場板介質層結構119形成之后、柵極結構104之前進行的，因此進行漂移區注入時，會形成靠近源極端濃，而靠近漏極端109淡的漂移區分布，這種分布不利于107與105形成緩變結，因此不利于改善器件的HCI(熱載流子注入)效應。

發明內容

本發明所要解決的技術問題是提供一種LDMOS器件，具有較低的襯底電流，并改善器件的HCI效應。

本發明所要解決的另一技術問題在于提供所述LDMOS器件的工藝方法。

為解決上述問題，本發明所述的一種LDMOS器件，在第一導電類型的襯底中具有淺槽隔離結構，所述淺槽隔離結構之間形成所述LDMOS器件的各組成結構；

所述的淺槽隔離結構所隔離出來的區域內，整體形成為第二導電類型的高能量漂移區；所述隔離出來的區域的中心區域為所述LDMOS器件的第一導電類型的體區；整個器件以中心點左右對稱；

所述的體區中，包含有所述LDMOS器件的源區，所述源區為重摻雜的第二導電類型的注入區；所述體區中還具有重摻雜的第一導電類型的注入區作為體區引出區；所述源區位于體區引出區的兩側，與所述體區的引出區橫向上抵靠接觸；

在所述體區的兩側，與淺槽隔離結構之間的襯底中，還具有第二導電類型的第二漂移區；所述第二漂移區的注入深度小于漂移區，所述第二漂移區與體區之間間隔一段襯底；

所述第二漂移區中還具有重摻雜的第二導電類型的注入區，作為所述LDMOS器件的漏區；所述漏區遠離體區，與淺槽隔離結構抵靠接觸；

所述第二漂移區與源區之間的襯底表面具有所述LDMOS器件的柵極結構，所述柵極結構包括：位于襯底之上與襯底接觸的柵介質層、柵介質層上的多晶硅柵極，以及位于柵介質層及多晶硅柵極兩側的柵極側墻；