[發明專利]三維存儲器系統和對三維存儲器進行編程的方法

有效

• 申請號: 202011202078.3
• 申請日: 2020-11-02
• 公開（公告）號: CN112289358B
• 公開（公告）日: 2022-10-28
• 發明（設計）人: 董志鵬;張超;李海波;王禮維
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C16/08
• 代理公司: 北京永新同創知識產權代理有限公司 11376
• 代理人: 楊錫勱;趙磊

公開了一種三維(3D)存儲器系統，包括：存儲塊，所述存儲塊分成多個存儲子塊，每個存儲子塊包括多個存儲單元，以及所述存儲塊包括多個字線；以及控制器，配置為通過兩輪編程方式對所述存儲塊中的存儲單元進行編程，其中，所述編程包括：對所述多個字線中的第一字線上包括的在所述多個存儲子塊中的存儲單元進行第一輪編程；對所述多個字線中與所述第一字線相鄰的第二字線上包括的在所述多個存儲子塊的一部分存儲子塊中的存儲單元進行第一輪編程，其中，所述一部分存儲子塊至少包括第一存儲子塊；對所述第一字線上包括的在所述第一存儲子塊中的存儲單元進行第二輪編程。

技術領域

本公開的實施例涉及三維(3D)存儲器件，更具體地，涉及通過兩輪編程方式對三維存儲器進行寫編程的方法和系統。

背景技術

閃存存儲器件(flash memory device)可在不供電的情況長時間儲存數據，并可提供例如高集成水平、快速存取、易清除與重寫等好處。為了改良閃存存儲器件的位密度與降低閃存存儲器件的成本，已開發了3D NAND存儲器件來解決平面存儲單元的密度限制。

3D NAND存儲器件可包括存儲塊(也稱為存儲陣列)與用以控制進出存儲塊的信號的外圍器件。3D NAND存儲器件包括設置在襯底之上的水平式字線的堆疊，并搭配在襯底中穿過并與字線交叉的垂直存儲串。各存儲串可包括垂直半導體通道、隧穿氧化層與電荷捕捉層，其中電荷捕捉層可從半導體通道或字線捕獲電荷或去除捕獲電荷。字線與存儲串的交叉點形成存儲單元。舉例來說，32個字線與一個存儲串交叉而形成沿著存儲串排列的32個存儲單元。

每個存儲單元能夠存儲一個或多個比特，例如，SLC(單級單元，single-levelcell)類型的一個存儲單元能夠存儲一個比特，MLC(多級單元，multi-level cell)類型的一個存儲單元能夠存儲兩個比特，TLC(三級單元，triple-level cell)類型的一個存儲單元能夠存儲三個比特，QLC(四級單元，quad-level cell)類型的一個存儲單元能夠存儲四個比特，PLC(五級單元，penta-level cell)類型的一個存儲單元能夠存儲五個比特，等等。上述MLC、TLC、QLC、PLC等統稱為多級存儲單元。

一個多級存儲單元具有多個狀態(例如多個閾值電壓)，從而通過將一個多級存儲單元編程到多個狀態之一來將數據比特寫入到該存儲單元。例如，MLC具有四個狀態，四個狀態分別由兩個比特決定，TLC具有八個狀態，八個狀態分別由三個比特決定，QLC具有十六個狀態，十六個狀態分別由四個比特決定，PLC具有三十二個狀態，三十二個狀態分別由五個比特決定，等等。

在對于多級存儲器塊的寫入編程過程中，由于相鄰存儲單元之間的耦合效應會產生存儲單元間干擾(CCI，cell-to-cell interference)。為了降低該干擾，一種有效的方法是采用兩輪編程(two-pass programming)方式，其中，對于一個存儲單元的寫編程通過兩輪或者說兩步來完成。在第一輪編程中，將一個存儲單元編程到一個中間狀態，在后面的第二輪編程中，在該中間狀態的基礎上將該存儲單元編程到最終狀態。通過安排兩輪編程過程的編程順序，可以有效的降低存儲單元間干擾的問題。

兩輪編程方式在降低存儲單元間干擾問題的同時，往往需要大的數據緩存量，因此在采用兩輪編程方式時如何在保證降低干擾的同時減小數據緩存量是一個需要解決的問題。

發明內容

本文公開了通過兩輪編程方式對三維存儲塊進行寫編程的方法和系統的實施例。所公開的方法與系統提供了許多益處，包括但不限于，在采用兩輪編程方式對三維存儲器進行編程時在保證降低存儲單元間干擾的同時減小數據緩存量。