[發明專利]改善離子注入光刻層光刻膠形貌的方法

在審

• 申請號: 202011201722.5
• 申請日: 2020-11-02
• 公開（公告）號: CN112382562A
• 公開（公告）日: 2021-02-19
• 發明（設計）人: 孟曉瑩;張彥偉
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/265
• 分類號: H01L21/265;H01L21/266;H01L21/8244
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

本發明公開了一種改善離子注入光刻層光刻膠形貌的方法，包括：步驟一、提供需要進行離子注入的半導體襯底，在所述半導體襯底中形成有場氧，在有源區上形成有柵極結構，柵極結構的側面形成有氮化硅側墻；步驟二、進行涂膠前預處理，涂膠前預處理采用合成氣體或者采用合成氣體和氮氣的混合氣體對半導體襯底表面進行處理；步驟三、進行光刻工藝，包括光刻膠的涂膠、曝光和顯影工藝，顯影后形成光刻膠圖形；步驟四、進行所述離子注入；步驟五、去除光刻膠圖形。本發明能同時消除柵極結構的氮化硅側墻對光刻膠的氮中毒影響以及消除有源區和場氧的光發射率不同而使光刻膠產生底部缺角的缺陷，能使器件的性能得到保證，且工藝簡單以及成本低。

技術領域

本發明涉及一種半導體集成電路制造方法，特別是涉及一種改善離子注入光刻層光刻膠形貌的方法。

背景技術

在集成電路制造主流工藝中，柵極側墻通常采用氮化硅材料，而光刻膠即光阻(PR)對含氮的材料較為敏感，容易引起PR變性而產生倒角(Footing)現象，現有工藝通常在光刻之前通過O2處理達到解決Footing的目的。然而在28納米以下技術節點由于SRAM區域的平坦度較差，有源區(AA)和淺溝槽隔離(STI)的反光率的不同導致PR的底部缺角(undercut)的問題變得不可忽略，因為它直接影響著Halo離子注入定義的區域，進而影響器件性能。在更先進的14納米FinFET技術雖然采用增加抗反射涂層(BARC)可以解決PR形貌問題，但也增加了工藝成本和復雜度。因此在不增加成本及工藝復雜度的前提下解決PRundercut問題有著重要的意義。

現結合附圖對現有技術說明如下：

如圖1A至圖1C所示，是現有離子注入工藝層的形成工藝方法各步驟中的器件結構示意圖；圖2是圖1C對應的照片；現有離子注入工藝層的形成工藝方法包括如下步驟：

步驟一、如圖1A所示，提供需要進行離子注入的半導體襯底101，在所述半導體襯底101中形成有場氧103，所述場氧103在所述半導體襯底101中隔離出有源區，在所述有源區上形成有柵極結構，所述柵極結構的側面形成有氮化硅側墻107。

通常，所述半導體襯底101包括硅襯底。

在所述半導體襯底101中形成有阱區102，所述有源區位于對應的所述阱區102中。對于PMOS，所述阱區102為N型阱；對于NMOS，所述阱區102為P型阱。

所述場氧103采用淺溝槽隔離工藝形成。

所述柵極結構由柵介質層104和柵極導電材料層105疊加而成。

所述柵介質層104采用二氧化硅層。也能為，所述柵介質層104采用高介電常數層。

所述柵極導電材料層105包括多晶硅柵。通常，在所述柵極導電材料層105的頂部還形成有頂部掩膜層106。

所述離子注入為輕摻雜漏注入、暈環注入和源漏注入中的一個，所述離子注入會和所述氮化硅側墻107的側面自對準。

步驟二、如圖1B所示，進行涂膠前預處理，所述涂膠前預處理如標記108對應的箭頭線所示，所述涂膠前預處理采用氧氣對所述半導體襯底101表面進行處理；所述涂膠前預處理對所述氮化硅側墻107進行表面處理以防止所述氮化硅側墻107的氮化硅材料對后續光刻膠造成氮中毒。

步驟三、如圖1C所示，進行光刻工藝，包括光刻膠的涂膠、曝光和顯影工藝，顯影后形成光刻膠圖形109，所述光刻膠圖形109將離子注入區域打開。

可以看出，所述光刻膠圖形109中容易在如圓圈110所示的底部區域產生缺角即底部缺角。如圖2所示，是圖1C對應的照片，可以看出，所述光刻膠圖形109在圓圈110所示的底部區域中具有缺角。