[發(fā)明專利]一種基于標(biāo)準(zhǔn)邊界掃描電路的SIP器件測(cè)試系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 202011199594.5
• 申請(qǐng)日: 2020-11-02
• 公開(kāi)（公告）號(hào): CN112098818B
• 公開(kāi)（公告）日: 2021-02-02
• 發(fā)明（設(shè)計(jì)）人: 鄭春祥;張銘桐;楊濤
• 申請(qǐng)（專利權(quán)）人: 創(chuàng)意電子（南京）有限公司
• 主分類號(hào): G01R31/3185
• 分類號(hào): G01R31/3185
• 代理公司: 南京華訊知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 32413
• 代理人: 林弘毅

本發(fā)明提供一種基于標(biāo)準(zhǔn)邊界掃描電路的SIP器件，用于測(cè)試集成電路管芯，其特征在于，第二復(fù)用器連接第一測(cè)試訪問(wèn)端口控制器以及第一復(fù)用器，第三復(fù)用器連接第二復(fù)用器，第一數(shù)據(jù)寄存器連接第一測(cè)試訪問(wèn)端口控制器、第一測(cè)試數(shù)據(jù)輸入以及第三復(fù)用器，第一指令寄存器連接第一測(cè)試數(shù)據(jù)輸入、第一測(cè)試訪問(wèn)端口控制器、以及第二復(fù)用器，第一測(cè)試訪問(wèn)端口控制器用于響應(yīng)第一指令寄存器，其中第一測(cè)試數(shù)據(jù)輸入將多個(gè)第一指令值其中之一傳送至第一指令寄存器，傳送第一指令值至第一指令譯碼器，并對(duì)應(yīng)第一數(shù)據(jù)寄存器，測(cè)試模式端口連接第一數(shù)據(jù)寄存器以及第一復(fù)用器，經(jīng)由測(cè)試模式端口決定是否將第一數(shù)據(jù)寄存器接入旁路。

技術(shù)領(lǐng)域

本發(fā)明涉及一種基于標(biāo)準(zhǔn)邊界掃描電路的SIP器件測(cè)試系統(tǒng)。

本發(fā)明還涉及一種用于測(cè)試多個(gè)集成電路管芯的基于標(biāo)準(zhǔn)邊界掃描電路的SIP器件測(cè)試系統(tǒng)。

本發(fā)明還涉及一種以測(cè)試模式端口決定是否旁路移位寄存器之基于標(biāo)準(zhǔn)邊界掃描電路的SIP器件測(cè)試系統(tǒng)。

背景技術(shù)

隨著電子電路技術(shù)的日新月異的更新，集成電路芯片越來(lái)越復(fù)雜，使用傳統(tǒng)的萬(wàn)用表測(cè)試硬件電路越來(lái)越無(wú)法滿足如今大規(guī)模集成電路故障芯片的測(cè)試需求。如何彌補(bǔ)傳統(tǒng)測(cè)試的缺陷，為復(fù)雜的集成電路提供高效的測(cè)試方法已經(jīng)成為當(dāng)前電路測(cè)試領(lǐng)域的相關(guān)研究課題之一。掃描技術(shù)是實(shí)現(xiàn)數(shù)字系統(tǒng)可測(cè)試性的關(guān)鍵技術(shù)，它包括邊界掃描、全掃描、部分掃描。邊界掃描技術(shù)一開(kāi)始是為了測(cè)試芯片之間的簡(jiǎn)單互連（即導(dǎo)線直接連接）。由于系統(tǒng)芯片(System In Package；SIP)的設(shè)計(jì)是基于IP核的設(shè)計(jì)，IP核之間的互連也可以采用邊界掃描技術(shù)來(lái)實(shí)現(xiàn)。邊界掃描測(cè)試技術(shù)在降低產(chǎn)品測(cè)試成本，提高產(chǎn)品質(zhì)量和可靠性以及縮短產(chǎn)品上市時(shí)間等方面有顯著的優(yōu)點(diǎn)。所以，邊界掃描技術(shù)一提出就受到電子行業(yè)的普遍關(guān)注和廣為接受，目前已得到了很多應(yīng)用。

基于邊界掃描架構(gòu)(IEEE-1149.1 Boundary Scan Architecture) 標(biāo)準(zhǔn)規(guī)定所規(guī)范的國(guó)際標(biāo)準(zhǔn)的JTAG(Joint Test Action Group，測(cè)試行動(dòng)聯(lián)合組織)測(cè)試技術(shù)，是由著名的國(guó)際測(cè)試行為組織所規(guī)定的一種全新的集成電路測(cè)試方法，JTAG是一種專門用于燒錄或測(cè)試電路板的接口，JTAG接口技術(shù)是由IEEE-1149.1邊界掃描架構(gòu)(IEEE-1149.1 BoundaryScan Architecture) 標(biāo)準(zhǔn)規(guī)定所規(guī)范的一項(xiàng)技術(shù)，屬于一種同步并列式的接口，而JTAG接口的特色是一個(gè)控制器可同時(shí)連接多個(gè)裝置進(jìn)行測(cè)試。JTAG的提出為復(fù)雜電路的測(cè)試定義了一個(gè)標(biāo)準(zhǔn)的接口。此外，日益提高的集成電路復(fù)雜度使該過(guò)程的測(cè)試部分在成本方面占據(jù)了主導(dǎo)地位。這是全球適用(即標(biāo)準(zhǔn)化)的集成電路測(cè)試方法興起的原因之一，因?yàn)檫@些測(cè)試方法便利了向集成電路添加標(biāo)準(zhǔn)測(cè)試配置，從而降低測(cè)試成本。

CN201811564790公開(kāi)了一種基于JTAG測(cè)試的SIP系統(tǒng)及其內(nèi)部芯片測(cè)試方法。為此，用于實(shí)現(xiàn)針對(duì)SIP內(nèi)完全封閉或半完全封閉芯片的有效功能測(cè)試，以針對(duì)SIP內(nèi)其他待測(cè)芯片(服從JTAG協(xié)議的芯片或不服從JTAG協(xié)議的芯片)進(jìn)行測(cè)試，若為服從JTAG協(xié)議的芯片，則通過(guò)邊界掃描單元互聯(lián)的方式將其插入到SIP的JTAG測(cè)試鏈路中；若為不服從JTAG協(xié)議的芯片或者邏輯簇，則將其與服從JTAG協(xié)議的芯片的邊界掃描單元互連，通過(guò)SIP的JTAG測(cè)試鏈路進(jìn)行測(cè)試數(shù)據(jù)傳輸。

CN201910859080公開(kāi)了一種基于邊界掃描電路的SIP器件可測(cè)試性方法。通過(guò)分析掃描測(cè)試結(jié)果數(shù)據(jù)判斷封裝器件中的故障，并定位故障原因和故障位置，從而方便封裝系統(tǒng)中電路的調(diào)試的基于邊界掃描電路的SIP器件可測(cè)試性改進(jìn)方法。