[發明專利]無回滯效應硅控整流器型ESD保護結構及其實現方法

在審

• 申請號: 202011196327.2
• 申請日: 2020-10-30
• 公開（公告）號: CN112117269A
• 公開（公告）日: 2020-12-22
• 發明（設計）人: 朱天志;黃冠群;陳昊瑜;邵華
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L21/8228
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明公開一種無回滯效應硅控整流器型ESD保護結構及其實現方法，該結構包括：半導體襯底(80)；生成于半導體襯底的N阱(60)和P阱(70)；高濃度P型摻雜(20)、高濃度N型摻雜(28)置于N阱(60)上部，高濃度N型摻雜(24)、高濃度P型摻雜(26)置于P阱(70)上部，高濃度P型摻雜(22)置于N阱(60)與P阱(70)分界處上方，高濃度P型摻雜(20)、高濃度N型摻雜(28)間為N阱(60)的一部分且間距為S，高濃度N型摻雜(28)與高濃度P型摻雜(22)之間為N阱(60)的一部分，在高濃度P型摻雜(20)下方設置N型輕摻雜(30)，降低寄生PNP三極管的電流增益。

技術領域

本發明涉及半導體集成電路技術領域，特別是涉及一種新型無回滯效應硅控整流器型ESD保護結構及其實現方法。

背景技術

高壓電路的防靜電保護設計一直是一個技術難題，這是因為構成高壓電路的核心：高壓器件(例如LDMOS)本身不像普通的低壓器件適用于防靜電保護設計，因為高壓器件的回滯效應曲線所表現出來的特性很差。如圖1所示，圖1為某工作電壓為32V的高壓器件LDMOS的回滯效應曲線圖，從圖1可以得出：1)觸發電壓(Vt1)過高；2)維持電壓(Vh)過低，往往遠遠低于高壓電路的工作電壓，高壓電路正常工作時容易導致閂鎖效應；3)二次擊穿電流(熱擊穿電流,It2)過低，這是因為LDMOS在泄放ESD電流時因為器件結構特性而發生局部電流擁堵(Localized Current Crowding)所致。

因而工業界在解決高壓電路防靜電保護設計這個技術難題的時候，往往采用以下兩種思路來實現：1)對用于防靜電保護模塊的高壓器件結構進行調整，優化其回滯效應曲線，使之適用于防靜電保護設計，但往往因為高壓器件本身的結構特性的原因實踐起來比較困難；2)用一定數量的低壓防靜電保護器件串聯起來構成能承受高壓的防靜電保護電路。因為低壓防靜電保護器件的特性相對容易調整和控制，所以工業界特別是集成電路設計公司往往比較喜歡用一定數量的低壓防靜電保護器件串聯的方法。

因為高壓電路防靜電保護設計窗口的需要，這就對低壓防靜電保護器件的回滯效應特性有一定的要求，往往要求其回滯效應窗口越小越好，最好沒有回滯效應，也就是回滯效應的維持電壓和觸發電壓基本保持一致。低壓PMOS器件就是一種常見的無回滯效應靜電防護器件，因為其發生回滯效應時的寄生PNP三極管電流增益比較小，但低壓PMOS器件的不足之處是其回滯效應的二次擊穿電流(It2)比較小,所以工業界紛紛研究開發一種既沒有回滯效應又具有較高的二次擊穿電流的防靜電保護器件。