[發明專利]一種功率半導體器件的制作方法及功率半導體器件

在審

• 申請號: 202011193583.6
• 申請日: 2020-10-30
• 公開（公告）號: CN112310225A
• 公開（公告）日: 2021-02-02
• 發明（設計）人: 李誠瞻;趙艷黎;陳喜明;王亞飛;龔芷玉;羅燁輝;魏偉;羅海輝
• 申請（專利權）人: 株洲中車時代半導體有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 北京聿宏知識產權代理有限公司 11372
• 代理人: 吳大建;陳敏

1.一種功率半導體器件的制作方法，其特征在于，包括：

提供一個第一導電類型襯底；

在所述第一導電類型襯底上形成第一導電類型漂移層；

在所述第一導電類型漂移層上形成第二導電類型摻雜層和第二導電類型埋層，其中，所述第二導電類型摻雜層位于所述第一導電類型漂移層部分上表面，且沿所述第一導電類型漂移層上表面向所述襯底方向延伸預設深度，所述第二導電類型埋層位于所述第二導電類型摻雜層內部；

對所述第二導電類型摻雜層的部分上表面進行離子注入，以在所述第二導電類型摻雜層的部分區域形成第一導電類型摻雜層，所述第一導電類型摻雜層位于所述第二導電類型埋層上方，且所述第一導電類型漂移層上表面、所述第二導電類型摻雜層上表面和所述第一導電類型摻雜層上表面均位于同一平面；

在所述第一導電類型摻雜層上表面、所述第二導電類型摻雜層上表面以及第一導電類型漂移層的部分上表面上形成柵極結構；

蝕刻所述第一導電類型摻雜層以顯露部分所述第二導電類型埋層的上表面，在顯露的所述第二導電類型埋層、所述第一導電類型摻雜層和所述柵極結構上形成源極；

在所述第一導電類型襯底的背面形成漏極。

2.根據權利要求1所述的功率半導體器件的制作方法，其特征在于，在顯露的所述第二導電類型埋層、所述第一導電類型摻雜層和所述柵極結構上形成源極之前，還包括：在顯露的所述第二導電類型埋層、所述第一導電類型摻雜層上形成源極接觸層。

3.根據權利要求1所述的功率半導體器件的制作方法，其特征在于，所述第二導電類型埋層包括p型埋層。

4.根據權利要求1所述的功率半導體器件的制作方法，其特征在于，在所述第一導電類型摻雜層上表面、所述第二導電類型摻雜層上表面以及第一導電類型漂移層的部分上表面上形成柵極結構包括：

在所述第一導電類型摻雜層上表面、所述第二導電類型摻雜層上表面以及第一導電類型漂移層上表面上形成柵氧化層；

在所述柵氧化層上形成柵極多晶硅層；

圖形化所述柵氧化層和所述柵極多晶硅層，以顯露所述柵氧化層下方的所述第一導電類型摻雜層的部分上表面；

在圖形化的所述柵極多晶硅層上形成介質層，所述介質層包覆所述柵極多晶硅層的上表面和側壁以及所述柵氧化層的側壁。

5.根據權利要求1所述的功率半導體器件的制作方法，其特征在于，在所述第一導電類型漂移層上通過離子注入形成第二導電類型摻雜層，所述第二導電類型摻雜層沿所述第一導電類型漂移層上表面向所述襯底方向延伸的深度為0.5～1.5um；所述第二導電類型摻雜層的摻雜濃度為1×10¹⁶cm^-3～5×10¹⁷cm^-3。

6.根據權利要求1所述的功率半導體器件的制作方法，其特征在于，在所述第二導電類型摻雜層上通過離子注入形成所述第二導電類型埋層，所述第二導電類型埋層距離所述第二導電類型摻雜層上表面的距離為0.3～1.0um；所述第二導電類型埋層的厚度為0.1～0.5um；所述第二導電類型埋層的摻雜濃度為1×10¹⁹cm^-3～1×10²⁰cm^-3。

7.根據權利要求1所述的功率半導體器件的制作方法，其特征在于，所述第一導電類型摻雜層的厚度為0.1～0.3um，摻雜濃度為1×10¹⁹cm^-3～1×10²⁰cm^-3。

8.根據權利要求1所述的功率半導體器件的制作方法，其特征在于，所述第一導電類型襯底為碳化硅襯底。