[發(fā)明專利]一種雙裕度DSP防復(fù)位鎖死電路

有效

• 申請?zhí)枺?/td>: 202011192641.3
• 申請日: 2020-10-30
• 公開（公告）號: CN112433589B
• 公開（公告）日: 2022-11-01
• 發(fā)明（設(shè)計）人: 葛帥;李陽陽;郝琪偉
• 申請（專利權(quán)）人: 天津航空機(jī)電有限公司
• 主分類號: G06F1/24
• 分類號: G06F1/24;G06F11/07;H03K17/56
• 代理公司: 中國航空專利中心 11008
• 代理人: 高霖

1.一種雙裕度DSP防復(fù)位鎖死電路，包括：主DSP電路、備DSP電路、JTAG口電路、晶振電路、看門狗電路、CPLD電路；

其特征在于，在主DSP電路燒寫程序過程中，晶振電路產(chǎn)生的晶振信號CLK接入CPLD電路后，看門狗電路向CPLD電路輸出復(fù)位信號RESET，備DSP電路向CPLD電路輸出復(fù)位信號RES，JTAG口電路向CPLD電路輸出TCK信號，這些信號在CPLD電路內(nèi)邏輯處理后，向主DSP電路輸出主DSP復(fù)位信號RST；

所述CPLD電路，包括計數(shù)器U1、或門U2、D觸發(fā)器U3、或門U4、與門U5、非門U6；其中，TCK信號輸入計數(shù)器U1的CLK引腳；計數(shù)器U1的四路輸出信號QA-QD連接或門U2的輸入；或門U2的輸出連接D觸發(fā)器U3的D引腳；晶振電路產(chǎn)生的晶振信號CLK連接D觸發(fā)器U3的ENA引腳；晶振電路產(chǎn)生晶振信號CLK經(jīng)非門U6后連接計數(shù)器U1的清零引腳CLRN；D觸發(fā)器U3的輸出引腳Q連接或門U4的輸入腳；備DSP電路的復(fù)位信號RES和看門狗電路的復(fù)位信號RESET經(jīng)與門U5后連接或門U4的另一個輸入腳；或門U4輸出復(fù)位信號RST。

2.如權(quán)利要求1所述的一種雙裕度DSP防復(fù)位鎖死電路，其特征在于，當(dāng)JTAG口電路連接燒寫器時，JTAG口電路的TCK信號輸入計數(shù)器U1，此時計數(shù)器U1的CLK引腳有時鐘信號，QA-QD至少有一個引腳輸出高電平，經(jīng)過或門U4后輸出高電平到D觸發(fā)器U3的D引腳；晶振電路輸出CLK信號，CLK信號使D觸發(fā)器U3的Q引腳輸出D引腳的高電平；此時或門U4的一個輸入為高電平，無論看門狗電路的復(fù)位信號REST和備DSP電路的復(fù)位信號是高電平還是低電平，輸出信號RST只能為高電平，主DSP電路不能被復(fù)位，保證主DSP電路在燒寫程序時，無復(fù)位信號，程序燒寫時主DSP不會因為復(fù)位信號被鎖死。

3.如權(quán)利要求2所述的一種雙裕度DSP防復(fù)位鎖死電路，其特征在于，所述JTAG口電路的TCK信號為10MHZ時鐘信號。

4.如權(quán)利要求3所述的一種雙裕度DSP防復(fù)位鎖死電路，其特征在于，所述晶振電路輸出1MHZ的CLK信號。

5.如權(quán)利要求1所述的一種雙裕度DSP防復(fù)位鎖死電路，其特征在于，當(dāng)JTAG口電路未連接燒寫器時，此時計數(shù)器U1的CLK引腳無時鐘信號，晶振電路輸出的CLK信號使計數(shù)器U1計數(shù)清零，QA-QD輸出低電平，經(jīng)過或門U4后輸出低電平到D觸發(fā)器U3的D引腳，晶振電路輸出CLK信號，CLK信號使D觸發(fā)器U3的Q引腳輸出D引腳的低電平；或門U4的輸出信號RST與看門狗電路的復(fù)位信號REST和備DSP電路的復(fù)位信號RES狀態(tài)有關(guān)，主DSP電路能夠被復(fù)位。

6.如權(quán)利要求5所述的一種雙裕度DSP防復(fù)位鎖死電路，其特征在于，所述晶振電路輸出1MHZ的CLK信號。

7.如權(quán)利要求6所述的一種雙裕度DSP防復(fù)位鎖死電路，其特征在于，RESET和RES任意一個信號有效時，主DSP電路被復(fù)位。