[發明專利]多階跟蹤環電路及其控制方法

在審

• 申請號: 202011191017.1
• 申請日: 2020-10-30
• 公開（公告）號: CN112234984A
• 公開（公告）日: 2021-01-15
• 發明（設計）人: 姜波
• 申請（專利權）人: 麥歌恩電子（上海）有限公司
• 主分類號: H03L7/107
• 分類號: H03L7/107;H03H11/04
• 代理公司: 上海金盛協力知識產權代理有限公司 31242
• 代理人: 王松

本發明揭示了一種多階跟蹤環電路及其控制方法，所述多階跟蹤環電路包括：第一積分器、第二積分器、第一加法器、第二加法器、第一乘法器Ki、第二乘法器Kp、第一非線性控制模塊及第二非線性控制模塊；第一乘法器Ki的輸出端連接第一積分器的輸入端，第一積分器的輸出端連接第二加法器的第一輸入端；第二乘法器Kp的輸出端連接第二加法器的第二輸入端，第二加法器的輸出端連接第二積分器的輸入端，第二積分器的輸出端輸出設定輸出信號。本發明提出的多階跟蹤環電路及其控制方法，可緩解緩慢平穩輸入信號情形的噪聲濾波性能與快速大信號輸入情形的跟蹤速度性能的矛盾，根據實際運用的需要調配加速因子參數和限幅設定，可以較好地兼顧這兩方面的性能。

技術領域

本發明屬于電子電路技術領域，涉及一種升級系統，尤其涉及一種多階跟蹤環電路及其控制方法。

背景技術

二階跟蹤環被廣泛應用于需要精確快速跟隨參考輸入的場合，其具備濾除輸入信號中高頻噪聲，零誤差跟蹤不變或者勻速變化的輸入信號的優點；此外二階跟蹤環對勻速輸入信號不僅可以做到零延時，還可以精確地補償環外其他模塊所產生的延時。

傳統跟蹤環的典型結構如圖1所示，其輸入為Code_ADC,輸出為Code_Out,跟蹤環將Code_Out與Code_ADC相減后得到的輸入輸出誤差信號Code_Error輸入由兩個積分器和一路與第一個積分器并聯的等比例通路形成的環路濾波器，并將環路濾波器的輸出作為跟蹤環的輸出信號Code_Out。

對于如圖1所示的傳統二階跟蹤環設計，噪聲濾波性能(閉環-3dB帶寬)和系統大信號響應速度性能是矛盾的一對設計指標：如果希望提升噪聲濾波性能，則需要控制系統積分(Ki)和線性(Kp)參數，將系統帶寬調低，但這同時也降低了系統在輸入快速變化的輸入信號時，輸出信號對輸入信號跟蹤的反應速度(TrackingSpeed)；反之，如果希望提升系統的大信號跟蹤速度，則勢必需要提升系統帶寬，那么在緩慢平穩輸入工況下系統的高頻噪聲濾波性能也相應降低。

有鑒于此，如今迫切需要設計一種新的跟蹤環電路，以便克服現有跟蹤環電路存在的上述至少部分缺陷。

發明內容

本發明提供一種多階跟蹤環電路及其控制方法，可緩解緩慢平穩輸入信號情形的噪聲濾波性能與快速大信號輸入情形的跟蹤速度性能的矛盾，根據實際運用的需要調配加速因子參數和限幅設定，可以較好地兼顧這兩方面的性能。

為解決上述技術問題，根據本發明的一個方面，采用如下技術方案：

一種多階跟蹤環電路，所述多階跟蹤環電路包括：第一積分器、第二積分器、第一加法器、第二加法器、第一乘法器Ki、第二乘法器Kp、第一非線性控制模塊及第二非線性控制模塊；

所述第一加法器的第一輸入端連接輸入信號，第一加法器的第二輸入端連接第二積分器的輸出信號，第一加法器的輸出端分別連接第一非線性控制模塊的輸入端、第二非線性控制模塊的輸入端；

所述第一非線性控制模塊的輸出端連接第一乘法器Ki的輸入端，第二非線性控制模塊的輸出端連接第二乘法器Kp的輸入端；

第一乘法器Ki的輸出端連接第一積分器的輸入端，第一積分器的輸出端連接第二加法器的第一輸入端；第二乘法器Kp的輸出端連接第二加法器的第二輸入端，第二加法器的輸出端連接第二積分器的輸入端，第二積分器的輸出端輸出設定輸出信號。

作為本發明的一種實施方式，所述第一非線性控制模塊的控制方程如下：

y1＝f_Ki(x)＝x(1+a_i1|x|+a_i2|x|²+a_i3|x|³+…)；

所述第二非線性控制模塊的控制方程分別如下：