[發明專利]半導體結構及其制備方法

在審

• 申請號: 202011187190.4
• 申請日: 2020-10-30
• 公開（公告）號: CN112310092A
• 公開（公告）日: 2021-02-02
• 發明（設計）人: 田志;梁啟超;邵華;陳昊瑜
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521;H01L27/11526;H01L27/11531
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

1.一種半導體結構的制備方法，其特征在于，包括：

提供一具有淺溝槽隔離結構的半導體襯底，所述淺溝槽隔離結構在所述半導體襯底中定義出邏輯區和存儲區，并在所述存儲區中定義出電阻區和存儲單元區，在所述半導體襯底的表面上形成有柵氧化層；

在所述存儲區的柵氧化層的表面上形成浮柵層，所述浮柵層的上表面與所述存儲區內的淺溝槽隔離結構的頂面齊平；

至少回刻蝕所述存儲單元區內的淺溝槽隔離結構，以使所述存儲單元區中所述淺溝槽隔離結構的頂面低于所述浮柵層的頂面；

在所述存儲區上依次形成柵間介質層和控制柵層，所述柵間介質層覆蓋在所述存儲區的浮柵層的表面上，所述控制柵層覆蓋在所述柵間介質層的表面上，并延伸覆蓋在所述邏輯區的所述柵氧化層的表面上；

在所述邏輯區中形成第一柵極堆疊結構，并在所述電阻區中形成接觸孔，所述接觸孔的底部暴露出所述電阻區的部分所述浮柵層或者部分所述柵間介質層的表面；

掩蔽所述邏輯區和所述電阻區，并刻蝕所述存儲單元區的控制柵層、柵間介質層、浮柵層和柵氧化層至所述半導體襯底，以在所述存儲單元區中形成第二柵極堆疊結構。

2.如權利要求1所述的半導體結構的制備方法，其特征在于，在所述邏輯區中形成第一柵極堆疊結構，并在所述電阻區中形成接觸孔的步驟，包括：

掩蔽所述存儲單元區和部分所述電阻區，并對所述邏輯區的所述控制柵層和所述柵氧化層，以及暴露出的所述電阻區的所述控制柵層和柵間介質層進行干法刻蝕，以在所述邏輯區中形成第一柵極堆疊結構，同時選擇性的去除覆蓋在暴露出的所述電阻區的控制柵層和部分厚度的柵間介質層，以在所述電阻區中形成暴露出剩余部分的所述柵間介質層的第一開口；

沿所述第一開口去除所述第一開口中剩余部分的柵間介質層，以在所述電阻區中形成所述接觸孔。

3.如權利要求1所述的半導體結構的制備方法，其特征在于，當所述接觸孔的底部暴露出部分所述浮柵層時，在形成所述接觸孔之后且在形成所述第二柵極堆疊結構之前，所述半導體結構的制備方法還包括：在所述接觸孔中填充導電材料，以在所述接觸孔中形成導電插塞。

4.如權利要求1所述的半導體結構的制備方法，其特征在于，所述接觸孔暴露出部分所述柵間介質層的表面，且在形成所述第二堆疊結構的步驟之后，所述半導體結構的制備方法還包括：

在所述邏輯區和所述存儲單元區上覆蓋側墻材料層；

刻蝕所述側墻材料層和所述接觸孔暴露出的所述柵間介質層，以在所述第一柵極堆疊結構和第二柵極堆疊結構的側壁上分別形成側墻，并同時去除所述接觸孔中的所述柵間介質層，以使得所述接觸孔底部暴露出所述浮柵層。

5.如權利要求4所述的半導體結構的制備方法，其特征在于，在形成所述側墻之后并使得所述接觸孔底部暴露出所述浮柵層之后，所述半導體結構的制備方法還包括：在所述接觸孔中填充導電材料，以在所述接觸孔中形成導電插塞。

6.如權利要求3或5所述的半導體結構的制備方法，其特征在于，在所述接觸孔中形成導電插塞之前，所述半導體結構的制備方法還包括：

在所述接觸孔中暴露出的所述浮柵層的表面上形成金屬層；

對暴露出的所述浮柵層及其表面上形成的所述金屬層執行硅化工藝，以使所述接觸孔中暴露出的所述浮柵層轉化為金硅化物層。

7.如權利要求1所述的半導體結構的制備方法，其特征在于，在至少回刻蝕所述存儲單元區內的淺溝槽隔離結構的步驟中，僅回刻蝕所述存儲單元區內的淺溝槽隔離結構，以使所述存儲單元區中所述淺溝槽隔離結構的頂面低于所述浮柵層的頂面，并使得所述電阻區中所述淺溝槽隔離結構的頂面保持與所述浮柵層的頂面齊平；或者，對所述存儲區中的淺溝槽隔離結構進行回刻蝕，以使所述存儲單元區和所述電阻區中的淺溝槽隔離結構的頂面都低于所述浮柵層的頂面。

8.如權利要求6所述的半導體結構的制備方法，其特征在于，在所述接觸孔中暴露出的所述浮柵層的表面上形成金屬層之前，所述半導體結構的制備方法還包括：對所述接觸孔底部暴露出的浮柵層進行N型或P型摻雜離子注入。