[發明專利]一種EEPROM存儲器

在審

• 申請號: 202011186913.9
• 申請日: 2020-10-30
• 公開（公告）號: CN112466370A
• 公開（公告）日: 2021-03-09
• 發明（設計）人: 陳濤;汪齊方;馮國友
• 申請（專利權）人: 普冉半導體（上海）股份有限公司
• 主分類號: G11C16/08
• 分類號: G11C16/08;G11C16/24;G11C16/28
• 代理公司: 上海元好知識產權代理有限公司 31323
• 代理人: 張靜潔;徐雯瓊

本發明提供一種EEPROM存儲器，包含：由若干個相同的存儲單元構成的存儲陣列；若干個字線，同行的存儲單元連接同一個字線；行選擇電路，用于選擇字線；若干個位線，一個位線連接同一列的存儲單元，不同的位線對應不同列的存儲單元；列解碼電路以及列選擇電路，用于選擇位線；若干個頁鎖存器，用于鎖存需要寫入存儲陣列的字節，不同的頁鎖存器連接不同的位線；若干個讀出靈敏放大器，用于從存儲陣列中讀出數據；通過所述頁鎖存器與讀出靈敏放大器配合，不需改變存儲器結構，使存儲器在差分模式和單端模式之間任意切換，在差分模式下能夠滿足高可靠性存儲的要求，在單端模式下能夠滿足大數量存儲的要求。

技術領域

本發明涉及電子技術領域，特別涉及一種非易失性的EEPROM存儲器。

背景技術

傳統EEPROM存儲器的體系架構如圖1所示。包括存儲陣列(MC)、位線(BL)、字線(WL)、頁鎖存器(PL)、行選擇電路(RDEC)、列解碼電路(CDEC)、列選擇電路(CMUX)以及讀出靈敏放大器(SA)、字節選擇鎖存器(BYTELAT)。

存儲陣列由多個存儲單元按照行和列排列而成。圖1中的存儲陣列包括L行存儲單元，一行的存儲單元依序被分為M組(每組包含N個存儲單元)，用于存儲M個字節(每個字節包含N位數據)。一個存儲單元分別對應一個字線、一個位線，且只能夠用于存儲字節中的一位數據。存儲單元包括控制柵晶體管(CG)和選擇晶體管(SG)，通常由同一行的一組存儲單元和1個字選擇晶體管(BSG)構成一個字節的基本存儲單位。源線(SL)用于為存儲單元的控制柵晶體管(CG)源極施加電壓。

行選擇電路用于選取字線WL₀～WL_(L-1)中的一個(通過選取的字線決定待存儲字節需要存放在存儲陣列中的哪一行)。列解碼電路(CDEC)用于選取字節選擇信號YBYTE₀～YBYTE_M-1中的一個，并與列選擇電路配合，決定待存儲字節需要存放在存儲陣列中的哪N列(存儲陣列中的位線依序被分為M組，一組包含N個位線，一個字節選擇信號對應一組位線)。其中列選擇電路包含若干個選擇開關，一個位線對應一個選擇開關、一個讀出靈敏放大器。當一個位線被選中，對應的選擇開關打開，使得對應的位線連接對應的讀出靈敏放大器。

讀出靈敏放大器采用檢測選中字線和位線上的存儲單元的電流的方法讀出存儲單元中保存的數據。例如：存儲數據1的存儲單元，其電流較大，接近10微安；而存儲數據0的存儲單元，其電流很小，接近0微安。當兩種存儲單元電流差足夠大，靈敏放大器可以分辨出兩種存儲單元的存儲數據。通常的方式是使用另外一個參考電流，例如5微安電流，將存儲單元的電流和參考電流比較，來判斷存儲單元存儲的數據是0或1。

然而，存儲單元的電流會受各種因素的影響而變化，如：制造工藝波動、存儲單元保存的電荷泄露、耐久性(存儲器擦除、寫入數據的循環次數)引起存儲單元性能衰減。存儲單元的電流變化會產生不利影響，例如：存儲數據0的存儲單元，其電流增大；而存儲數據1的存儲單元，其電流減小。因此兩種存儲單元的電流差縮小，靈敏放大器分辨出兩種存儲單元數據難度增大，直到無法分辨兩種存儲單元，此時存儲器就無法正常寫入和讀出數據。

發明內容

本發明的目的是提供一種EEPROM存儲器，能夠在差分模式和單端模式之間任意切換，在差分模式下能夠滿足高可靠性存儲的要求，在單端模式下能夠滿足大數量存儲的要求。

為了達到上述目的，本發明提供一種EEPROM存儲器，包含：

由L×M×N個相同的存儲單元構成的存儲陣列；所述存儲陣列為L行M′列結構；其中M′＝M×N，N為偶數；

L個字線WL₀～WL_(L-1)，同行的存儲單元連接同一個字線；同行的存儲單元依序被均分為M組，每組存儲單元用于存放一個字節；

行選擇電路，用于選擇字線；